[发明专利]无电容DRAM单元

说明书

一种无电容DRAM单元(200)包括异质结构、在第一方向上邻接该异质结构的栅极结构(106、107)、在垂直于该第一方向的第二方向上邻接该异质结构的漏极结构(108)、以及在与该第二方向相反的方向上邻接该异质结构的源极结构(104)，该异质结构包括一个或多个半导体的沟道层(610、612)和一个或多个电绝缘的阻挡层(620、622、624)，该沟道层(610、612)和该阻挡层(620、622、624)在该第一方向上交替地堆叠。

背景技术

本发明涉及集成半导体存储器件，并且更具体地，涉及无电容动态随机存取存储器(DRAM)单元。

DRAM将数据存储为电容结构中的正电荷或负电荷。提供电容的结构以及控制对其访问的晶体管统称为DRAM单元。它们是DRAM阵列中的基本构造块。存在多个DRAM存储单元变型，但现代DRAM中最常用的变型是单晶体管、单电容器(IT1C)单元。晶体管用于在写入操作期间准许电流到电容器中，并且在读取操作期间使电容器放电。

发明内容

在一个方面中，本发明涉及一种无电容DRAM单元。该单元包括异质结构、在第一方向上邻接异质结构的栅极结构、在垂直于第一方向的第二方向上邻接异质结构的漏极结构、以及在与第二方向相反的方向上邻接异质结构的源极结构。异质结构包括一个或多个半导体的沟道层和一个或多个电绝缘的阻挡层，沟道层和阻挡层在第一方向上交替地堆叠。

无电容DRAM单元(简称“单元”)的实施例可以具有由替代传统MOSFET型沟道的异质结构带来的优点。尽管每个沟道层仍然可以被视为一定体积的材料，取决于施加到相邻的源极、栅极和漏极结构的电压的配置，该材料可以允许电荷载流子(电子和/或空穴)的存储或它们在正或负的第二方向上的传输，但是每个阻挡层是电绝缘的并且因此可以防止电荷载流子跨该阻挡层(即，在正或负的第一方向上)的传输。因此，每个阻挡层可以通过抑制或阻碍损耗效应(例如，通过重组或隧穿出异质结构)而有助于增加电子和/或空穴的保留时间，所述损耗效应涉及载流子在正或负的第一方向上的移动。

在实施例中，异质结构包括单个阻挡层和两个沟道层。结合异质结构中的沟道层和阻挡层的交替配置，这意味着阻挡层将两个沟道层分隔成面向栅极结构的一个沟道层和背离栅极结构的一个沟道层。例如，如果向栅极结构施加负电压，则栅极结构变得对空穴是吸引性的并且变得对电子是排斥性的，因此可以将面向栅极结构的沟道层称为“空穴沟道”并且将背离栅极结构的沟道层称为“电子沟道”。相反，如果向栅极结构施加正电压，则栅极结构变得对电子是吸引性的且变得对空穴是排斥性的，所以在这种情况下人们可以将面向栅极结构的沟道层称为“电子沟道”并且将背离栅极结构的沟道层称为“空穴沟道”。

在另一方面中，本发明涉及一种制造无电容DRAM单元的方法。该方法包括：

形成异质结构，该异质结构包括一个或多个半导体的沟道层和一个或多个电绝缘的阻挡层，其中沟道层和阻挡层在第一方向上交替地堆叠；

形成在第一方向上邻接异质结构的栅极结构；

在垂直于第一方向的第二方向上形成邻接异质结构的漏极结构；以及

在与第二方向相反的方向上形成邻接异质结构的源极结构。。

附图说明

在下文中，参照附图，仅通过示例的方式更详细地解释本发明的实施例，在附图中：

图1a)示出了存储逻辑状态‘0’的无电容DRAM单元的示意性截面图；

图1b)示出了存储逻辑状态‘1’的无电容DRAM单元的示意性截面图；

图1c)示出了具有无电容DRAM单元的两条I-V曲线的图；

图1d)示出了在逻辑状态‘0’的写入操作期间的无电容DRAM单元的示意性截面图；

图1e)示出了在逻辑状态‘1’的写入操作期间的无电容DRAM单元的示意性截面图；