[发明专利]无电容DRAM单元

权利要求书

1.一种无电容DRAM单元，所述单元包括：

异质结构，所述异质结构包括一个或多个半导体的沟道层和一个或多个电绝缘的阻挡层，其中所述沟道层和所述阻挡层在第一方向上交替地堆叠；

栅极结构，所述栅极结构在所述第一方向上邻接所述异质结构；

漏极结构，所述漏极结构在垂直于所述第一方向的第二方向上邻接所述异质结构；以及

源极结构，所述源极结构在与所述第二方向相反的方向上邻接所述异质结构。

2.根据权利要求1所述的DRAM单元，其中所述异质结构包括单个阻挡层和单个沟道层。

3.根据权利要求1所述的DRAM单元，其中所述异质结构包括单个阻挡层和两个沟道层。

4.根据权利要求1所述的DRAM单元，其中所述异质结构包括两个阻挡层和单个沟道层。

5.根据权利要求1所述的DRAM单元，其中所述异质结构包括两个阻挡层和两个沟道层。

6.根据权利要求1所述的DRAM单元，其中所述异质结构包括三个阻挡层和两个沟道层。

7.根据权利要求1所述的DRAM单元，其中所述异质结构包括至少两个阻挡层，其中每个阻挡层由不同材料制成。

8.根据权利要求1所述的DRAM单元，其中所述异质结构包括至少两个沟道层，其中每个沟道层由不同的材料制成。

9.根据权利要求8所述的DRAM单元，其中不同沟道层材料的带隙能量相差至少0.5电子伏。

10.根据权利要求8所述的DRAM单元，其中不同沟道层材料的电子迁移率相差至少10倍。

11.根据权利要求1所述的DRAM单元，其中所述栅极结构邻接所述阻挡层中的一个。

12.根据权利要求11所述的DRAM单元，其中所述栅极结构包括邻接所述阻挡层的栅极绝缘体层。

13.根据权利要求1所述的DRAM单元，其中所述单元设置在衬底上，并且其中所述异质结构邻接所述衬底。

14.根据权利要求13所述的DRAM单元，其中所述衬底包括衬底绝缘体层，并且其中所述异质结构邻接所述衬底绝缘体层。

15.根据权利要求13所述的DRAM单元，其中所述阻挡层中的一个邻接所述衬底。

16.根据权利要求1所述的DRAM单元，其中所述栅极结构仅在所述第一方向上邻接所述异质结构。

17.根据权利要求1所述的DRAM单元，其中所述栅极结构掩埋所述异质结构。

18.根据权利要求17所述的DRAM单元，其中所述栅极结构在所述第二方向上与所述异质结构对齐。

19.根据权利要求1所述的DRAM单元，其中所述沟道层中的每个和所述阻挡层中的每个邻接所述源极结构和所述漏极结构两者。

20.根据权利要求1所述的DRAM单元，所述异质结构具有在所述第二方向上测量的、在1纳米与75纳米之间的总长度。

21.根据权利要求1所述的DRAM单元，在垂直于所述第一方向和所述第二方向的第三方向上测量的所述异质结构的总宽度是在所述第二方向上测量的所述异质结构的总长度的20倍与200倍之间。

22.根据权利要求1所述的DRAM单元，在所述第一方向上测量的每个沟道层的厚度是在所述第一方向上测量的每个阻挡层的厚度的1.5倍与5倍之间。