[发明专利]高功效乘法累加电路

权利要求书

1.一种方法，包括：

由控制电路接收输入操作数；

由所述控制电路确定所述输入操作数的稀疏性，所述稀疏性指示所述输入操作数的值是否已经具有预先确定的值；

由所述控制电路确定所述输入操作数的平稳性，所述平稳性指示所述输入操作数的所述值是否在一个或多个时钟周期上改变；以及

根据确定的所述输入操作数的所述稀疏性和所述平稳性，将所述输入操作数作为输入提供给乘法累加电路。

2.一种设备，包括：

乘法器和累加器(MAC)电路，包括：

第一输入，所述第一输入接收用于神经网络计算的第一操作数，

第二输入，所述第二输入接收用于所述神经网络计算的第二操作数，

第三输入，所述第三输入接收用于所述神经网络计算的累加数据，以及

提供以下各项的和的输出：i)所述第一操作数和所述第二操作数的乘积，以及ii)所述累加数据；以及

累加寄存器，包括：

第一输入，所述第一输入接收来自所述MAC电路的所述输出的所述和，

第二输入，所述第二输入接收指示所述第一操作数的值和所述第二操作数的值两者是否都为非零的控制信号，以及

响应于指示所述第一操作数的所述值和所述第二操作数的所述值两者都为非零的控制信号，向所述MAC电路的所述第三输入提供所述和的输出。

3.根据权利要求2所述的设备，其中所述累加寄存器被配置为：响应于指示所述第一操作数的第一值或所述第二操作数的第二值中的至少一个值为零的所述控制信号，避开向所述MAC电路的所述第三输入提供所述和。

4.根据权利要求2或3所述的设备，还包括：

逻辑电路，所述逻辑电路被配置为对第一信号和第二信号执行AND逻辑操作以生成所述控制信号，所述第一信号指示所述第一操作数的第一值是否为非零，并且所述第二信号指示所述第二操作数的第二值是否为非零。

5.根据权利要求4所述的设备，还包括：

第一输入寄存器，响应于以下各项中的至少一项，所述第一输入寄存器包括向所述MAC电路的所述第一输入提供所述第一操作数的输出：i)指示所述第一操作数的所述第一值为非零的所述第一信号，或者ii)指示所述第一操作数的所述第一值已经改变的第三信号。

6.根据权利要求5所述的设备，还包括：

第二输入寄存器，响应于以下各项中的至少一项，所述第二输入寄存器包括向所述MAC电路的所述第二输入提供所述第二操作数的输出：i)指示所述第二操作数的所述第二值为非零的所述第二信号，或者ii)指示所述第二操作数的所述第二值已经改变的第四信号；并且优选地还包括：

控制电路，被配置为：

比较在时钟周期处的所述第一操作数的所述第一值和在先前时钟周期处的所述第一操作数的第三值，以及

响应于在所述时钟周期处的所述第一操作数的所述第一值和在所述先前时钟周期处的所述第一操作数的所述第三值不同，生成指示所述第一操作数的所述第一值已经改变的所述第三信号；并且优选地，其中所述控制电路还被配置为：

比较在所述时钟周期处的所述第二操作数的所述第二值和在所述先前时钟周期处的所述第二操作数的第四值，以及

响应于在所述时钟周期处的所述第二操作数的所述第二值和在所述先前时钟周期处的所述第二操作数的所述第四值不同，生成指示所述第二操作数的所述第二值已经改变的所述第四信号。

7.根据权利要求5或权利要求6所述的设备，还包括：

附加逻辑电路，被配置为：

对所述第一信号和所述第三信号执行OR逻辑操作以生成另一控制信号，以及

将所述另一控制信号提供给所述第一输入寄存器，所述第一输入寄存器被配置为：响应于所述另一控制信号为非零，将所述第一操作数提供给所述MAC电路的所述第一输入；并且优选地还包括：

耦合到所述附加逻辑电路的控制电路，所述控制电路被配置为：

生成所述第一信号并且将所述第一信号提供给所述附加逻辑电路。