[发明专利]一种2D图形显示方法在审
申请号: | 202011639441.8 | 申请日: | 2020-12-31 |
公开(公告)号: | CN112668274A | 公开(公告)日: | 2021-04-16 |
发明(设计)人: | 蒋历国;凌峰;罗彬;代文亮 | 申请(专利权)人: | 芯和半导体科技(上海)有限公司 |
主分类号: | G06F30/392 | 分类号: | G06F30/392;G06T11/20;G06T11/40;G06F115/06 |
代理公司: | 上海乐泓专利代理事务所(普通合伙) 31385 | 代理人: | 苏杰 |
地址: | 200000 上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 图形 显示 方法 | ||
本发明提供的一种2D图形显示方法,包括如下步骤:步骤S1:提取版图文件中的二维坐标和层信息,形成二维图形数据结构;步骤S2:根据版图文件的层信息,创建多个画布,每个画布通过主图形数据集和若干子图形数据集归类存储几何图元;步骤S3:遍历版图,将步骤S1中的二维图形数据结构转换为自定义数据结构,将其加入步骤S2中的图形数据集的队列中;步骤S4:根据图元状态使用多线程技术绘制在步骤S3中收集的位于不同画布的不同图形数据集队列中的二维图形数据。本发明通过可分层绘制、局部刷新的2D图形显示方法,能够解决在Linux上高效显示超大规模芯片版图的问题,并提供方便的进行图形元素的拾取和快速高效的进行显示场景的刷新的方法。
技术领域
本发明属于EDA模型版图仿真技术领域,具体来说是一种2D图形显示方法。
背景技术
集成电路版图(Integrated circuit layout)是真实集成电路物理情况的几何形状描述,是集成电路设计中最底层步骤物理设计的成果。物理设计通过布局、布线技术将逻辑综合的成果—门级的网表转换成版图文件,这个文件包含了各个硬件单元在芯片上的形状、面积和位置信息。版图完成后半导体加工厂会接收版图文件,利用具体的半导体器件制造技术,来制造实际的硬件电路。在这之前还涉及到设计规则检查(Design rulechecking,DRC)、电路布局验证(Layout versus schematic,LVS)、后仿真等,这些流程中用到的各种EDA工具均会涉及到版图数据的显示。VLSI版图是一组有规则的由若干层平面几何图形元素组成的集合,经常会面对的处理对象是上千万个,甚至是上亿个图形的场景,如何快速高效的将版图信息在计算机上真实的显示出来,是整个仿真流程中的关键步骤,这对EDA工具的版图显示模块的算法和数据结构的设计上也是一个比较有难度的挑战。
发明内容
为了克服现有技术中所存在的不足,本发明提供了一种2D图形显示方法,解决了Linux上高效显示超大规模芯片版图的问题,并能够方便地进行图形元素拾取和显示场景刷新。
本发明提供的一种2D图形显示方法,包括如下步骤:
步骤S1:提取版图文件中的二维坐标和层信息,形成二维图形数据结构;
步骤S2:根据所述版图文件的所述层信息,创建多个画布,每个所述画布通过主图形数据集和若干子图形数据集归类存储几何图元;
步骤S3:遍历版图,将步骤S1中的所述二维图形数据结构转换为自定义数据结构,将其加入步骤S2中的所述图形数据集的队列中;
步骤S4:根据图元状态使用多线程技术绘制在所述步骤S3中收集的位于不同所述画布的不同所述图形数据集队列中的所述二维图形数据。
优选地,所述2D图形显示方法中临时创建的图形数据或中间结果数据,设置为游离于常规画布之外。
优选地,所述2D图形显示方法还包括画布绘制渲染步骤,所述画布渲染绘制步骤包括如下步骤:
步骤S21:判断当前画布的可见性和数据更新状态;
步骤S22:计算新的视口大小,准备工具画笔、画布、画布缓存;
步骤S23:遍历主图形数据集和子图形数据集,按照队列中的顺序顺次写到画布缓冲区中;
步骤S24:输出所述画布缓冲区中的内容至显示部件上。
本发明的有益效果至少为:
(1)本发明通过可分层绘制、局部刷新的2D图形显示方法,能够解决在Linux上高效显示超大规模芯片版图的问题,并提供方便的进行图形元素的拾取和快速高效的进行显示场景的刷新的方法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芯和半导体科技(上海)有限公司,未经芯和半导体科技(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011639441.8/2.html,转载请声明来源钻瓜专利网。