[发明专利]集成电路结构及其形成方法

权利要求书

1.一种集成电路(IC)结构，包括：

一个或多个第一单元行，在第一方向上延伸，每个第一单元行包括沿所述第一方向布置的多个第一单元，其中，所述多个第一单元中的每个包括具有第一导电类型的第一源极/漏极区域的一个或多个第一鳍和具有与所述第一导电类型相反的第二导电类型的第二源极/漏极区域的一个或多个第二鳍；以及

一个或多个第二单元行，在第一方向上延伸，每个第二单元行包括沿所述第一方向布置的多个第二单元，其中，所述多个第二单元中的每个包括具有所述第一导电类型的第三源极/漏极区域的一个或多个第三鳍和具有所述第二导电类型的第四源极/漏极区域的一个或多个第四鳍，

其中，所述多个第一单元具有相同的第一数量的所述一个或多个第一鳍，并且所述多个第二单元具有小于所述第一数量的一个或多个第一鳍的相同的第二数量的所述一个或多个第三鳍。

2.根据权利要求1所述的集成电路结构，其中，所述多个第一单元至少在所述一个或多个第二鳍的数量上不同。

3.根据权利要求1所述的集成电路结构，其中，所述多个第二单元至少在所述一个或多个第四鳍的数量上不同。

4.根据权利要求1所述的集成电路结构，其中，所述第一导电类型是P型，并且所述第二导电类型是N型。

5.根据权利要求1所述的集成电路结构，其中，所述一个或多个第一鳍和所述一个或多个第三鳍由相同的第一半导体材料形成，并且所述一个或多个第二鳍和所述一个或多个第四鳍由与所述第一半导体材料不同的相同的第二半导体材料形成。

6.根据权利要求5所述的集成电路结构，其中，所述第一半导体材料是含锗的，并且所述第二半导体材料是无锗的。

7.根据权利要求1所述的集成电路结构，其中，所述一个或多个第一单元行沿与所述第一方向垂直的第二方向与所述一个或多个第二单元行交替布置。

8.根据权利要求1所述的集成电路结构，其中，所述一个或多个第一鳍沿所述第一方向横跨所述多个第一单元连续延伸，并且所述一个或多个第二鳍中的两个沿所述第一方向间隔开。

9.一种集成电路(IC)结构，包括：

多个第一单元，每个具有第一数量的一个或多个P型场效应晶体管(PFET)鳍，其中，所述多个第一单元的第一子集沿第一单元行中的第一方向设置；以及

多个第二单元，每个具有与所述第一数量的一个或多个PFET鳍不同的第二数量的一个或多个PFET鳍，其中，所述多个第二单元的第一子集沿邻接所述第一单元行的第二单元行中的第一方向设置，

其中，所述第一单元行中的所述一个或多个PFET鳍中的每个跨越所述多个第一单元的整个所述第一子集，并且所述第二单元行中的所述一个或多个PFET鳍中的每个跨越所述多个第二单元的整个所述第一子集。

10.一种形成集成电路结构的方法，包括：

在布局中放置每个具有第一NFET鳍数量的多个第一单元；

将所述多个第一单元与每个具有小于所述第一NFET鳍数量的第二NFET鳍数量的多个第二单元调换；

在将所述多个第一单元与所述多个第二单元调换之后，确定所述布局中的时序关键路径；

将所述确定的时序关键路径中的所述多个第二单元中的一些与每个具有大于所述第二NFET鳍数量的第三NFET鳍数量的多个第三单元调换；以及

在将所述确定的时序关键路径中的所述多个第二单元中的一些与所述多个第三单元调换之后，基于所述布局制造集成电路。