[发明专利]半导体器件及其形成方法

说明书

提供了半导体器件及其形成方法。在实施例中，半导体器件包括：夹在第一间隔部件与第二间隔部件之间并与第一间隔部件和第二间隔部件接触的栅极结构，该第一间隔部件的顶表面和该第二间隔部件的顶表面在栅极结构的顶表面上方延伸；位于该第一间隔部件和该第二间隔部件上方的栅极自对准接触(SAC)介电部件；位于栅极SAC介电部件上方的接触蚀刻停止层(CESL)；位于CESL上方的介电层；栅极接触部件，延伸穿过介电层、CESL、栅极SAC介电部件并且处于第一间隔部件和第二间隔部件之间以与栅极结构接触；以及设置在第一间隔部件与栅极接触部件之间的衬垫。

技术领域

本申请的实施例涉及半导体器件及其形成方法。

背景技术

电子行业对更小、更快的电子器件的需求不断增长，这些电子器件同时能支持越来越多、越来越复杂的功能。因此，在半导体行业中存在着制造低成本、高性能和低功率的集成电路(IC)的持续趋势。迄今为止，通过缩小半导体IC的尺寸(例如，最小部件尺寸)并且由此提高生产效率并降低相关成本，在很大程度上已经实现了这些目标。但是，这样的缩小也增加了半导体制造工艺的复杂性。因此，实现半导体IC和器件的持续发展要求在半导体制造工艺和技术上有类似的发展。

最近，多栅极器件，例如鳍式场效应晶体管(FinFET)和全环绕栅极 (GAA)晶体管，已经被引入以努力通过增加栅极-沟道耦合来改善栅极控制，减小截止状态电流，并且减小短沟道效应(SCE)。多栅极器件的三维结构允许它们被大幅地缩放，同时维持栅极控制并减轻SCE。然而，即使引入多栅极器件，IC尺寸的大幅缩小也导致密集间隔的栅极结构和源极/漏极接触件。形成通往这些密集封装的栅极结构和源极/漏极接触件的栅极接触件和源极/漏极接触件通孔要求高的重叠精度，因为未对准可能导致电短路、泄漏或增加的寄生电容。因此，现有技术未被证明在所有方面都完全令人满意。

发明内容

在一些实施例中，一种半导体器件，包括：栅极结构，夹在第一间隔部件与第二间隔部件之间并与所述第一间隔部件和所述第二间隔部件接触，所述第一间隔部件的顶表面和所述第二间隔部件的顶表面在所述栅极结构的顶表面上方延伸；栅极自对准接触(SAC)介电部件，位于所述第一间隔部件和所述第二间隔部件上方；接触蚀刻停止层(CESL)，位于所述栅极SAC介电部件上方；介电层，处于所述CESL上方；栅极接触部件，延伸穿过所述介电层、所述CESL、所述栅极SAC介电部件，并且位于所述第一间隔部件与所述第二间隔部件之间以与所述栅极结构接触；以及衬垫，设置在所述第一间隔部件与所述栅极接触部件之间。

在一些实施例中，一种半导体器件，包括：第一栅极结构，夹在第一间隔部件与第二间隔部件之间并与所述第一间隔部件和所述第二间隔部件接触，所述第一间隔部件的顶表面和所述第二间隔部件的顶表面在所述第一栅极结构的顶表面上方延伸；第二栅极结构，夹在第三间隔部件和第四间隔部件之间并与所述第三间隔部件和所述第四间隔部件接触，所述第三间隔部件的顶表面和所述第四间隔部件的顶表面在所述第二栅极结构的顶表面上方延伸；第一栅极自对准接触(SAC)介电部件，位于所述第一间隔部件和所述第二间隔部件上方；第二栅极SAC介电部件，位于所述第三间隔部件、所述第二栅极结构和所述第四间隔部件上方，介电层，位于所述第一栅极SAC介电部件和所述第二栅极SAC介电部件上方；栅极接触部件，延伸穿过所述介电层和所述第一栅极SAC介电部件，并且位于所述第一间隔部件与所述第二间隔部件之间以与所述第一栅极结构接触；以及衬垫，设置在所述第一间隔部件与所述第一栅极SAC介电部件之间，并且设置在所述第三间隔部件与所述第四间隔部件之间。