[发明专利]半导体存储装置及其测试方法

说明书

本发明涉及一种半导体存储装置及其测试方法，该半导体存储装置包括：存储单元阵列，所述存储单元阵列中包括多个存储单元，所述多个存储单元被划分为多个页，每个页中的多个存储单元与同一字线相连接；页缓存阵列，通过位线与所述存储单元阵列相连接，所述页缓存阵列包括多个页缓存器组，每个所述页缓存器组中包括多级页缓存器，所述多级页缓存器中包括至少一个第一页缓存器，所述第一页缓存器中包括错误计数单元，所述错误计数单元适于累计与所述页缓存器组连接的多个目标存储单元中的错误页数量。根据该半导体存储装置，半导体芯片尺寸增加的较小，可以进行半导体芯片的自动化测试，可以减少测试时间，提高了芯片面积利用率和测试效率。

技术领域

本发明涉及半导体器件的制造领域，尤其涉及一种半导体存储装置及其测试方法。

背景技术

SPI NAND闪存是一种串行接口(SPI,Serial Peripheral Interface)的NAND闪存。SPI协议简易便捷，SPI NAND的应用范围广泛，在存储芯片市场的需求日益增长。为了确保闪存的稳定性需要对SPI NAND闪存进行测试。然而，目前的SPI NAND闪存的测试时间长，测试过程繁杂；为了便于执行测试，需要在SPI NAND闪存的电路中增加一些用于测试的电子元件，造成芯片尺寸的增大，降低了芯片的面积利用率。

发明内容

本发明所要解决的技术问题是提供一种减少芯片尺寸增加量、提高芯片测试速度的半导体存储装置及其测试方法。

本发明为解决上述技术问题而采用的技术方案是一种半导体存储装置，其特征在于，包括：存储单元阵列，所述存储单元阵列中包括多个存储单元，所述多个存储单元被划分为多个页，每个页中的多个存储单元与同一字线相连接；页缓存阵列，通过位线与所述存储单元阵列相连接，所述页缓存阵列包括多个页缓存器组，每个所述页缓存器组中包括多级页缓存器，所述多级页缓存器中包括至少一个第一页缓存器，所述第一页缓存器中包括错误计数单元，所述错误计数单元适于累计与所述页缓存器组连接的多个目标存储单元中的错误页数量。

在本发明的一实施例中，所述错误计数单元包括第一锁存器，当所述多个目标存储单元中存在错误页时，所述第一锁存器的锁存数据的逻辑值被翻转，将翻转次数作为所述错误页计数。

在本发明的一实施例中，还包括：信号发生器，适于产生写入所述多个目标存储单元中的测试数据；输入输出电路，适于从所述页缓存阵列接收所述多个目标存储单元中存储的目标数据；以及比较单元，适于比较所述测试数据和所述目标数据是否相同，并将比较结果输出至所述错误计数单元，当所述比较结果为不同时，表示所述多个目标存储单元中存在错误页。

在本发明的一实施例中，所述第一页缓存器中还包括第二锁存器，所述第二锁存器适于存储与所述第一页缓存器连接的第一目标存储单元的数据。

在本发明的一实施例中，在所述多级页缓存器中还包括多个第二页缓存器，所述多个第二页缓存器中不包括所述错误计数单元。

在本发明的一实施例中，所述第二页缓存器中包括第三锁存器，所述第三锁存器适于存储与所述第二页缓存器连接的第二目标存储单元的数据。

在本发明的一实施例中，还包括地址译码器，所述地址译码器中包括与运算单元，所述与运算单元包括第一输入端、第二输入端和输出端，地址选择信号和所述第一输入端相连接，所述比较结果和所述第二输入端相连接，所述输出端和所述第一锁存器的第一复位端相连接。

在本发明的一实施例中，还包括控制器，所述控制器产生比较使能信号，所述控制器控制所述比较单元在所述比较使能信号的有效时段内执行比较操作。

在本发明的一实施例中，所述控制器还控制所述多个页缓存器组中的多个所述错误计数单元顺序地累计与每个所述页缓存器组连接的多个目标存储单元中的错误页数量。

在本发明的一实施例中，所述半导体存储装置是SPI NAND闪存。