[发明专利]半导体存储装置及其测试方法

权利要求书

1.一种半导体存储装置，其特征在于，包括：

存储单元阵列，所述存储单元阵列中包括多个存储单元，所述多个存储单元被划分为多个页，每个页中的多个存储单元与同一字线相连接；

页缓存阵列，通过位线与所述存储单元阵列相连接，所述页缓存阵列包括多个页缓存器组，每个所述页缓存器组中包括多级页缓存器，所述多级页缓存器中包括至少一个第一页缓存器，所述第一页缓存器中包括错误计数单元，所述错误计数单元适于累计与所述页缓存器组连接的多个目标存储单元中的错误页数量。

2.如权利要求1所述的半导体存储装置，其特征在于，所述错误计数单元包括第一锁存器，当所述多个目标存储单元中存在错误页时，所述第一锁存器的锁存数据的逻辑值被翻转，将翻转次数作为所述错误页计数。

3.如权利要求2所述的半导体存储装置，其特征在于，还包括：

信号发生器，适于产生写入所述多个目标存储单元中的测试数据；

输入输出电路，适于从所述页缓存阵列接收所述多个目标存储单元中存储的目标数据；以及

比较单元，适于比较所述测试数据和所述目标数据是否相同，并将比较结果输出至所述错误计数单元，当所述比较结果为不同时，表示所述多个目标存储单元中存在错误页。

4.如权利要求1所述的半导体存储装置，其特征在于，所述第一页缓存器中还包括第二锁存器，所述第二锁存器适于存储与所述第一页缓存器连接的第一目标存储单元的数据。

5.如权利要求1所述的半导体存储装置，其特征在于，在所述多级页缓存器中还包括多个第二页缓存器，所述多个第二页缓存器中不包括所述错误计数单元。

6.如权利要求5所述的半导体存储装置，其特征在于，所述第二页缓存器中包括第三锁存器，所述第三锁存器适于存储与所述第二页缓存器连接的第二目标存储单元的数据。

7.如权利要求3所述的半导体存储装置，其特征在于，还包括地址译码器，所述地址译码器中包括与运算单元，所述与运算单元包括第一输入端、第二输入端和输出端，地址选择信号和所述第一输入端相连接，所述比较结果和所述第二输入端相连接，所述输出端和所述第一锁存器的第一复位端相连接。

8.如权利要求3所述的半导体存储装置，其特征在于，还包括控制器，所述控制器产生比较使能信号，所述控制器控制所述比较单元在所述比较使能信号的有效时段内执行比较操作。

9.如权利要求8所述的半导体存储装置，其特征在于，所述控制器还控制所述多个页缓存器组中的多个所述错误计数单元顺序地累计与每个所述页缓存器组连接的多个目标存储单元中的错误页数量。

10.如权利要求1所述的半导体存储装置，其特征在于，所述半导体存储装置是SPINAND闪存。

11.一种半导体存储装置的测试方法，其特征在于，包括：

向多个目标存储单元中写入测试数据；

从页缓存器组接收所述多个目标存储单元中存储的目标数据，所述多个目标存储单元通过位线与一个页缓存器组连接，所述页缓存器组中包括多级页缓存器，所述多级页缓存器中包括至少一个第一页缓存器，所述第一页缓存器中包括错误计数单元；

比较所述测试数据和所述目标数据是否相同，并将比较结果输出至所述错误计数单元，所述错误计数单元根据所述比较结果累计与所述页缓存器组连接的多个目标存储单元中的错误页数量。

12.如权利要求11所述的测试方法，其特征在于，所述错误计数单元包括第一锁存器，当所述比较结果为不同时，所述第一锁存器的锁存数据的逻辑值被翻转，将翻转次数作为所述错误页计数。

13.如权利要求12所述的测试方法，其特征在于，所述第一页缓存器中还包括第二锁存器，所述第二锁存器适于存储与所述第一页缓存器连接的第一目标存储单元的数据。