[发明专利]掩埋沟道阵列晶体管及其制造方法

说明书

本发明提供的一种掩埋沟道阵列晶体管及其制造方法，涉及半导体技术领域，包括衬底，衬底上包括栅沟槽；栅介质层位于栅沟槽的内壁上；功函数层位于栅沟槽的下部且位于栅介质层的表面上；栅电极层位于栅沟槽的下部，并且栅电极的顶面低于功函数的顶面；盖层位于栅沟槽中且位于栅电极层上。在上述技术方案中，在该掩埋沟道阵列晶体管中，功函数层在沟槽深度方向的高度大于栅电极层的高度，因此可以有效的改善栅极诱导漏极泄漏电流的增加，改善动态随机存储器的刷新特性。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种掩埋沟道阵列晶体管极及其制造方法。

背景技术

随着存储器半导体元件的高集成度化，现有掩埋沟道阵列晶体管的应用造成沟槽变长，从而因短沟槽效应造成漏泄电流随之减少。这种情况会出现驱动电流的减少与栅极感应漏极泄漏电流增加的问题。尤其是栅极感应漏极泄漏电流会因为栅极与漏极之间交汇区块的直接隧穿而增加，导致存储器元件的刷新时间减少。

发明内容

本发明的目的在于提供一种掩埋沟道阵列晶体管及其制造方法，以解决现有技术中存储器元件刷新时间减少的技术问题。

本发明提供的一种掩埋沟道阵列晶体管，包括：

衬底，所述衬底上包括栅沟槽；

栅介质层，所述栅介质层位于所述栅沟槽的内壁上；

功函数层，所述功函数层位于所述栅沟槽的下部且位于所述栅介质层的表面上；

栅电极层，所述栅电极层位于所述栅沟槽的下部，并且所述栅电极层的顶面低于所述功函数层的顶面；

盖层，所述盖层位于所述栅沟槽中且位于所述栅电极层上。

本发明还提供了一种掩埋沟道阵列晶体管的制造方法，包括如下步骤：

提供半导体衬底；

在所述衬底上形成栅沟槽；

在所述栅沟槽的内壁形成栅介质层；

在所述栅沟槽的下部形成功函数层，使所述功函数层位于所述栅介质层的表面；

在所述栅沟槽的下部形成栅电极层，使所述栅电极层的顶面低于所述功函数层的顶面；

在所述栅沟槽中形成盖层，使所述盖层位于所述栅电极层上。

在上述技术方案中，在该掩埋沟道阵列晶体管中，所述功函数层在所述沟槽深度方向的高度大于所述栅电极层的高度，因此可以有效的改善栅极诱导漏极泄漏电流的增加，改善动态随机存储器的刷新特性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的制造方法的示意图1；

图2为本发明实施例提供的制造方法的示意图2；

图3为本发明实施例提供的制造方法的示意图3。

附图标记：

1、栅介质层；2、功函数层；3、栅电极层；4、盖层；

11、栅沟槽。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。