[发明专利]SiC MOSFET器件及制造方法

说明书

本发明公开了一种SiC MOSFET器件，包括：形成于SiC外延层中形成有沟槽栅；在栅极沟槽的底部表面下形成有第一底部掺杂区，在SiC外延层中形成有和栅极沟槽之间具有间距的第二深掺杂区，第一底部掺杂区连接到源极，使栅极沟槽底部表面的栅介质层所承受电压由栅源电压确定从而降低栅极沟槽底部表面的栅介质层所承受的电场强度；第二深掺杂区从SiC外延层的顶部表面向下延伸且第二深掺杂区的底部表面位于第一底部掺杂区的底部表面之下；第二深掺杂区的顶部连接到源极；第一底部掺杂区和第二底部掺杂区增加对沟道区底部的位于第一底部掺杂区和第二底部掺杂区之间的漂移区的耗尽，以降低短沟道效应。本发明公开了一种SiC MOSFET器件的制造方法。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种SiC MOSFET器件；本发明还涉及一种SiC MOSFET器件的制造方法。

背景技术

SiC跟Si相比其禁带宽度接近硅的10倍，其击穿时的临界击穿电场也是硅器件的10倍。这意味着在相同击穿电压下，SiC器件跟Si器件相比，其漂移区的宽度只有Si器件的1/10，其掺杂浓度可以提高100倍。SiC器件跟Si器件相比，其漂移区电阻可以得到大幅降低。因此在高压如击穿电压大于600V的场合，具有非常大的优势。正在越来越多的场合，开始替换Si基超级结和Si基的IGBT器件。

SiC MOSFET是目前最有可能在600V～3300V范围内来替代Si基超级结和Si基IGBT的器件。

SiC MOSFET虽然理论上，器件可以事先实现优越的性能。但是在实际上，需要解决两个关键的问题：

第一个关键问题是如何降低沟道电阻：

沟道的载流子迁移率。Si基的无论是MOSFET还是IGBT，其沟道载流子迁移率都可以很容易实现400cm2/(V*s)。但是对于SiC器件来说，因为SiC和二氧化硅界面缺陷多，在没有经过优化的情况下，迁移率在10cm2/(V*s)～15cm2/(V*s)，而在NO环境下退火，可以部分的减小一些界面缺陷，能够将迁移率提高到30cm2/(V*s)～40cm2/(V*s)。同时利用SiC材料不同晶向迁移率的差异，通过选择合适的晶向，在沟槽型(Trench)MOSFET中，其迁移率可以达到70cm2/(V*s)以上。跟Si器件不同，SiC器件极大的降低了漂移区的电阻。沟道电阻对其的贡献占比增加。沟道电阻正比于沟道的载流子迁移率和沟道的长度。器件结构和工艺的优化在不断提高其迁移率，但是跟硅器件的差距依然很大。目前降低沟道电阻在设计上最好的方法是降低沟道的长度，降低沟道的长度需要抑制器件的短沟效应。SiC MOSFET因为漂移区的掺杂浓度更高，其短沟效应比Si基器件更严重。也即，MOSFET器件的比导通电阻包括了沟道电阻和漂移区电阻，采用SiC材料的漂移区虽然能大大降低漂移区电阻，但是SiC材料也会带来沟道电阻的增加，这样如何降低沟道电阻就成为降低器件的比导通电阻的一个难题；而降低沟道电阻中，如何克服降低短沟道效应从而能进一步缩短沟道长度成为降低沟道电阻的关键。

第二关键问题是如何实现对栅介质层如栅氧的保护：

根据高斯定理可知，器件在半导体和氧化层电场强度符合下面的公式：