[发明专利]SiC MOSFET器件及制造方法

权利要求书

1.一种SiC MOSFET器件，其特征在于，器件单元包括：

具有第一导电类型掺杂的SiC外延层，在所述SiC外延层中形成有沟槽栅；

所述沟槽栅包括栅极沟槽、形成于所述栅极沟槽内侧表面的栅介质层和填充于所述栅极沟槽中栅极导电材料层；

在所述栅极沟槽的底部表面下的所述SiC外延层中形成有第一底部掺杂区，所述第一底部掺杂区具有第二导电类型掺杂，所述第一底部掺杂区的顶部表面和所述栅极沟槽底部表面的所述栅介质层的底部表面接触；

在所述SiC外延层中形成有第二导电类型掺杂的沟道区，所述沟道区从所述SiC外延层的顶部表面向下延伸，所述栅极导电材料层纵向穿过所述沟道区，被所述栅极导电材料层侧面覆盖所述沟道区的表面用于形成导电沟道；

在所述SiC外延层中形成有第二导电类型掺杂的第二深掺杂区，所述第二深掺杂区和所述栅极沟槽之间具有间距；

在所述沟道区的表面形成有由第一导电类型重掺杂区组成的源区；

所述栅极导电材料层的顶部连接到由正面金属层组成的栅极；

所述源区的顶部连接到由正面金属层组成的源极；

所述第一底部掺杂区连接到源极，使所述栅极沟槽底部表面的所述栅介质层所承受电压由所述源极和所述栅极之间的电压差确定并从而降低所述栅极沟槽底部表面的所述栅介质层所承受的电场强度；

所述第二深掺杂区从所述SiC外延层的顶部表面向下延伸，所述第二深掺杂区的底部表面位于所述第一底部掺杂区的底部表面之下；

所述第二深掺杂区的顶部连接到所述源极；

所述沟道区底部的所述SiC外延层组成漂移区；

所述第一底部掺杂区和所述第二底部掺杂区增加对所述沟道区底部的位于所述第一底部掺杂区和所述第二底部掺杂区之间的所述漂移区的耗尽，以减少所述沟道区和底部的所述漂移区之间的耗尽并从而降低短沟道效应。

2.如权利要求1所述的SiC MOSFET器件，其特征在于：所述SiC外延层形成于SiC衬底上，所述SiC衬底具有第一导电类型重掺杂，漏区由减薄后的所述SiC衬底组成或者由减薄后的所述SiC衬底进行背面离子注入之后形成；

所述漏区的背面形成有由背面金属层组成的漏极；

SiC MOSFET器件工作时，随着所述漏极电压的增加，所述沟道区底部的位于所述第一底部掺杂区和所述第二底部掺杂区之间的所述漂移区会形成夹断结构。

3.如权利要求2所述的SiC MOSFET器件，其特征在于：所述第二深掺杂区的深度大于离子注入机台的注入深度；

所述SiC外延层由多层SiC外延子层叠加而成，所述第二深掺杂区由多个形成于各所述SiC外延子层中的通过第二导电类型掺杂的离子注入形成的深掺杂子区连接而成。

4.如权利要求3所述的SiC MOSFET器件，其特征在于：SiC MOSFET器件的器件单元区中由多个所述器件单元并联而成；

在俯视面上，所述器件单元为条形结构或者为多边形结构；

所述多边形结构包括方形或六边形。

5.如权利要求4所述的SiC MOSFET器件，其特征在于：所述SiC外延层由2层SiC外延子层叠加而成，所述第二深掺杂区由2个所述深掺杂子区连接而成；

第二SiC外延子层叠加在第一SiC外延子层的顶部表面上，第一深掺杂子区形成于所述第一SiC外延子层中，第二深掺杂子区形成于所述第二SiC外延子层中并穿过所述第二SiC外延子层。

6.如权利要求5所述的SiC MOSFET器件，其特征在于：所述器件单元为条形结构，所述栅极沟槽呈条形，在所述栅极沟槽的长边对应的两侧面外都形成有所述沟道区，在所述栅极沟槽的长边对应的两侧面外都形成有所述第二深掺杂区。

7.如权利要求6所述的SiC MOSFET器件，其特征在于：所述第一深掺杂子区和所述第二深掺杂子区都呈和所述栅极沟槽平行的条形结构；所述第二深掺杂子区叠加在所述第一深掺杂子区的顶部表面且相接触。