[发明专利]半导体器件的制作方法及半导体器件

说明书

本发明提供一种半导体器件的制作方法及半导体器件，该方法包括：提供衬底，所述衬底上形成有堆叠层；在垂直于所述衬底的方向形成贯穿所述堆叠层的虚拟沟道孔；在所述虚拟沟道孔的内壁上形成第一阻挡层；在形成有所述第一阻挡层的所述虚拟沟道孔中填充非晶碳，从而能为堆叠层提供可靠的支撑能力，避免堆叠层发生坍塌或凹陷，有利于提高半导体器件的成品合格率。

【技术领域】

本发明涉及半导体技术领域，具体涉及一种半导体器件的制作方法及半导体器件。

【背景技术】

三维存储器(3D NAND)是一种新兴的存储器类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。不同于将存储单元放置在单面，3D NAND技术垂直堆叠了多层存储单元。基于该技术，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低以及大幅的性能提升。

在3D NAND存储器中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心区域、边缘区域为阶梯区域，核心区域用于形成存储单元，堆叠层中的导电层作为每一层存储单元的栅线，栅线通过台阶上的触点引出，从而实现堆叠式的3D NAND存储器件。目前，堆叠层中会形成多个用于支撑的虚拟沟道结构，以提高堆叠层的支撑能力，避免发生坍塌或凹陷，比如避免核心区域和阶梯区域的交界处发生凹陷。虚拟沟道结构包括虚拟沟道孔、以及虚拟沟道孔中的填充物，为了降低成本，虚拟沟道孔中常采用二氧化硅进行填充，但由于二氧化硅的支撑性能差，故并不能很好地解决交界处的凹陷问题。

【发明内容】

本发明的目的在于提供一种半导体器件的制作方法及半导体器件，能提供支撑性能较好的虚拟沟道结构，进而避免核心区域和阶梯区域交界处发生凹陷问题。

为了解决上述问题，本发明提供了一种半导体器件的制作方法，其特征在于，包括：

提供衬底，所述衬底上形成有堆叠层；

在垂直于所述衬底的方向形成贯穿所述堆叠层的虚拟沟道孔；

在所述虚拟沟道孔的内壁上形成第一阻挡层；

在形成有所述第一阻挡层的所述虚拟沟道孔中填充非晶碳。

其中，所述非晶碳中包括SP³杂化键和SP²杂化键，所述SP³杂化键的含量大于所述SP²杂化键的含量。

其中，在形成有所述第一阻挡层的所述虚拟沟道孔中填充非晶碳之后，所述半导体器件的制作方法还包括：

对填充有所述非晶碳的所述虚拟沟道孔进行一次平坦化处理；

对平坦化处理后的所述虚拟沟道孔进行清洗。

其中，所述半导体器件的制作方法还包括：

在垂直于所述衬底的方向形成贯穿所述堆叠层的栅线狭缝；

通过所述栅线狭缝形成共源极结构；

对所述共源极结构进行一次平坦化处理。

其中，所述半导体器件的制作方法还包括：

在垂直于所述衬底的方向形成贯穿所述堆叠层的存储沟道孔；

在所述存储沟道孔的内壁上形成存储功能层；

在所述存储功能层上形成沟道层。

为了解决上述问题，本发明还提供了一种半导体器件，包括：

衬底，所述衬底上形成有堆叠层；

虚拟沟道结构，所述虚拟沟道结构在垂直于所述衬底的方向贯穿所述堆叠层；