[发明专利]一种带辅助绝缘衬底的功率半导体模块及制造方法

说明书

本发明涉及一种带辅助绝缘衬底的功率半导体模块，包括至少主绝缘衬底和辅助绝缘衬底两个绝缘衬底，所述主绝缘衬底从上到下依次包含第一金属层、第一陶瓷层和第二金属层，所述第一金属层承载功率半导体芯片和辅助绝缘衬底；辅助绝缘衬底从上到下依次包含第三金属层、第二陶瓷层和第四金属层，与所述功率半导体芯片的驱动电极通过连接装置连接，所述第三金属层承载驱动元件，所述第四金属层与所述第一金属层连接。通过将驱动元件集成在辅助绝缘衬底上，增大主绝缘衬底上功率回路铜层的面积，减小功率回路杂散电感和电阻，进而降低关断电压过冲和铜层发热，提高模块可靠性和功率输出能力，为并联芯片间瞬态电流均衡程度的提升提供更大的优化空间。

技术领域

本发明涉及半导体技术领域，尤其涉及一种带辅助绝缘衬底的功率半导体模块及制造方法。

背景技术

宽禁带功率半导体器件由于耐高温、高压，导通电阻低和开关速度快等优势受到广泛关注，是高功率密度、高效率电力电子变换器的主流应用器件。

为匹配传统应用，宽禁带功率半导体模块沿用硅基芯片二维封装平台，即绝缘衬底的金属层需同时布置模块的功率回路和驱动回路。然而单个宽禁带功率半导体芯片的通流能力有限，为实现与传统硅基模块同等的功率输出能力，需要更多芯片并联，且每个芯片均需单独的驱动回路，导致驱动回路占据较大铜层面积。功率回路电感和功率回路电阻分别为DC+、AC和DC-路径上的杂散电感和电阻，其大小均与导电路径的宽度成负相关，因此传统设计中由于布局驱动回路压缩了功率回路的宽度，导致功率回路电感增大，引起关断过程中更大的电压过冲；并且，功率回路电阻增大会导致铜层温度升高，进而使芯片结温升高，降低模块的功率输出能力。

为提高并联芯片间瞬态电流均衡程度以及抑制栅极电流振荡，功率半导体模块一般在每个芯片的驱动回路上集成驱动元件，例如栅极电阻，而布置栅极电阻会进一步增大驱动回路所占铜层面积，降低功率回路铜层面积。除此之外，并联芯片之间电感的不均衡会导致其开通、关断不同步，瞬态电流分布不均衡，进而造成模块降额运行，因此多芯片并联功率半导体模块的优化设计主要着眼于并联芯片间电感和瞬态电流的均衡，而功率回路铜层面积小会降低并联芯片间杂散电感和瞬态电流均衡程度的优化空间；同时，功率半导体模块的迭代会涉及芯片和驱动回路的更新，然而对于驱动回路和功率回路位于同一二维平面的传统设计，更改驱动回路不可避免地需要同时修改功率回路布局，最终减慢迭代速度。

CN110797328A描述了一种功率半导体模块的桥臂单元设计结构。以该文献中的下桥臂为例，下桥臂由八个功率半导体芯片并联而成，其栅极区域铜层占DC-铜层面积近44％，因此限制了DC-铜层面积的扩大，不利于功率回路杂散电感和电阻的降低。

CN111696976A描述了一种功率半导体模块中并联功率半导体杂散电感以及瞬态电流分布的均衡性可通过增大功率回路铜层宽度实现，然而该文献中功率模块下桥臂栅极区域限制了功率回路铜层宽度的进一步增大，其面积约为DC-铜层面积的17％，因此不利于并联芯片间杂散电感和瞬态电流分布均衡性的提高。

综上，为了实现模块可靠性、功率输出能力、并联芯片间杂感和瞬态电流均衡程度优化空间以及主绝缘衬底对不同类型芯片的兼容性，目前亟待需要一种新型绝缘衬底结构设计，在不改变原有封装平台大小以及不增大模块制造工艺复杂程度的基础上，实现模块可靠性高、功率密度大、设计优化空间足以及兼容性强等目标。

发明内容

为了解决现有的功率半导体模块中功率回路杂散电感和电阻较高导致的模块可靠性和功率输出能力低，以及并联芯片间杂散电感和瞬态电流均衡程度的优化空间有限的问题，本发明提供了一种带辅助绝缘衬底的功率半导体模块及制造方法。

功率半导体模块包含的辅助绝缘衬底平行于主绝缘衬底平放，且与主绝缘衬底相连，因此驱动回路不占用主绝缘衬底的上铜层面积，从而增大了功率回路的铜层面积，降低功率回路杂散电感和电阻，减小芯片关断过冲电压和铜层发热，在此基础上，功率回路可拓宽范围的增大，有助于优化并联芯片间杂散电感和瞬态电流分布的均衡程度。