[发明专利]三维半导体存储器件及其制造方法

说明书

公开了一种半导体存储器件，包括：在第一基板上的第二基板，并且该第二基板包括下半导体层和在下半导体层上的上半导体层；在上半导体层上的电极结构，并且该电极结构包括多个堆叠的电极；竖直沟道结构，其穿透电极结构并连接到第二基板；层间介电层，其覆盖电极结构；以及切割结构，其穿透层间介电层和上半导体层。上半导体层具有由切割结构限定的第一侧壁。下半导体层具有与第一侧壁相邻的第二侧壁。第一侧壁和第二侧壁彼此水平地偏移。

相关申请的交叉引用

本申请要求2020年1月22日在韩国知识产权局提交的韩国专利申请第10-2020-0008895号的优先权，其全部内容以引用方式并入本文中。

技术领域

本发明构思涉及一种半导体器件及其制造方法，并且更具体地，涉及一种具有提高的可靠性的三维半导体存储器件及其制造方法。

背景技术

半导体器件已经高度集成，以满足客户所需的半导体器件的高性能和低制造成本。因为半导体器件的集成是确定产品价格的重要因素，所以对高度集成的半导体器件的需求日益增加。典型的二维或平面半导体器件的集成主要由单位存储单元所占据的面积决定，因此，集成很大程度上受形成精细图案的技术水平的影响。然而，增加图案精细度所需的极其昂贵的处理设备可能在增加二维或平面半导体器件的集成方面设置了实际限制。因此，已经提出了具有三维布置的存储单元的三维半导体存储器件。

发明内容

本发明构思的一些示例实施例提供了一种具有提高的可靠性的三维半导体存储器件。

本发明构思的一些示例实施例提供了一种具有提高的可靠性的三维半导体存储器件的制造方法。

根据本发明构思的示例实施例，一种半导体存储器件可以包括：在第一基板上的第二基板，该第二基板包括下半导体层和在下半导体层上的上半导体层；在上半导体层上的电极结构，该电极结构包括多个堆叠的电极；竖直沟道结构，其穿透电极结构并连接到第二基板；层间介电层，其覆盖电极结构；以及切割结构，其穿透层间介电层和上半导体层。上半导体层可以具有由切割结构限定的第一侧壁。下半导体层可以具有与第一侧壁相邻的第二侧壁。第一侧壁和第二侧壁可以彼此水平地偏移。

根据本发明构思的示例实施例，一种半导体存储器件可以包括：在第一基板上的第二基板；切割结构，其将第二基板分离为第一半导体层和第二半导体层；分别在第一半导体层和第二半导体层上的第一电极结构和第二电极结构，第一半导体层和第二半导体层中的每一个包括多个堆叠的电极；在第一电极结构与第二电极结构之间的模制结构，该模制结构包括多个堆叠的牺牲层；以及第一竖直沟道结构和第二竖直沟道结构，其分别穿透第一电极结构和第二电极结构。堆叠的牺牲层可以位于与对应的堆叠电极的高度相同的高度。切割结构可以穿透模制结构和在模制结构下方的第二基板。

根据本发明构思的示例实施例，一种半导体存储器件可以包括：在基板上的外围电路结构，该外围电路结构包括在基板上的外围晶体管、在外围晶体管上的外围线以及将外围晶体管电连接到外围线的外围触点；在外围电路结构上的下半导体层；在下半导体层上的上半导体层；切割结构，其穿透上半导体层，该切割结构的底面所在的竖直高度在上半导体层的底面与下半导体层的底面之间；在下半导体层与上半导体层之间的源半导体层；在上半导体层上的电极结构，该电极结构包括多个堆叠的电极；竖直沟道结构，其穿透电极结构并电连接到源半导体层；层间介电层，其覆盖电极结构；以及直通触点，其穿透层间介电层并电连接到外围线。上半导体层可以具有由切割结构限定的第一侧壁。直通触点可以与第一侧壁间隔开。