[发明专利]半导体器件及方法

说明书

本公开涉及半导体器件及方法。一种方法包括：形成从衬底延伸的鳍；沿鳍的相对侧壁形成第一隔离区域；在鳍之上形成栅极结构；在鳍中与栅极结构相邻地形成外延源极/漏极区域；在外延源极/漏极区域之上和栅极结构之上形成蚀刻停止层；在蚀刻停止层之上形成保护层，该保护层包括氮氧化硅；以及在保护层之上形成第二隔离材料，其中形成第二隔离材料降低了保护层的氮浓度。

技术领域

本公开总体涉及半导体器件及方法。

背景技术

半导体器件被用于各种电子应用中，例如，个人计算机、蜂窝电话、数码相机和其他电子设备。半导体器件通常通过以下方式来制造：在半导体衬底之上顺序地沉积材料的绝缘层或电介质层、导电层和半导体层，并使用光刻对各个材料层进行图案化以在其上形成电路组件和元件。

半导体行业通过不断减小最小特征尺寸来不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定区域中。然而，随着最小特征尺寸的减小，出现了应解决的其他问题。

发明内容

根据本公开的一个实施例，提供了一种形成半导体器件的方法，包括：形成从衬底延伸的鳍；沿着所述鳍的相对侧壁形成第一隔离区域；在所述鳍之上形成栅极结构；在所述鳍中与所述栅极结构相邻地形成外延源极/漏极区域；在所述外延源极/漏极区域之上和所述栅极结构之上形成蚀刻停止层；在所述蚀刻停止层之上形成保护层，所述保护层包括氮氧化硅；以及在所述保护层之上形成第二隔离材料，其中，形成所述第二隔离材料降低了所述保护层的氮浓度。

根据本公开的另一实施例，提供了一种形成半导体器件的方法，所述方法包括：形成从衬底突出的半导体鳍；在所述半导体鳍之上形成栅极堆叠；在所述半导体鳍上与所述栅极堆叠相邻地形成源极/漏极区域；形成在所述源极/漏极区域和所述栅极堆叠之上延伸的第一电介质层；在所述第一电介质层上形成第二电介质层，其中，所述第二电介质层是与所述第一电介质层不同的材料，其中，所述第二电介质层形成为具有第一氮原子百分比；在所述第二电介质层上形成绝缘层，其中，所述绝缘层是与所述第二电介质层不同的材料；执行退火工艺，其中，在执行所述退火工艺之后，所述第二电介质层具有第二氮原子百分比，所述第二氮原子百分比小于所述第一氮原子百分比；以及在执行所述退火工艺之后，形成延伸穿过所述绝缘层、所述第二电介质层和所述第一电介质层而接触所述源极/漏极区域的导电特征。

根据本公开的又一实施例，提供了一种半导体器件，包括：鳍，从半导体衬底延伸；栅极堆叠，在所述鳍之上并且沿着所述鳍的侧壁；栅极间隔件，沿着所述栅极堆叠的侧壁和所述鳍的侧壁；外延源极/漏极区域，在所述鳍中并且与所述栅极堆叠相邻；氮化硅层，在所述外延源极/漏极区域和所述栅极间隔件之上延伸；氮氧化硅层，在所述氮化硅层上；绝缘层，在所述氮氧化硅层上；以及接触件，穿过所述绝缘层、所述氧氮化硅层和所述氮化硅层延伸到所述外延源极/漏极区域。

附图说明

在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1示出了根据一些实施例的三维视图中的FinFET的示例。

图2、图3、图4、图5、图6、图7、图8A、图8B、图9A、图9B、图10A、图10B、图10C、图10D、图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图15C、图16A、图16B、图17A和图17B是根据一些实施例的FinFET的制造中的中间阶段的三维视图。

图18和图19示出了根据一些实施例的保护层到转换层的转换的实验数据。

具体实施方式