[发明专利]嵌入式闪存逻辑电路的处理方法在审
| 申请号： | 202011199671.7 | 申请日： | 2020-10-30 |
| 公开（公告）号： | CN112259498A | 公开（公告）日： | 2021-01-22 |
| 发明（设计）人： | 任小兵;丁浩;陈华伦 | 申请（专利权）人： | 华虹半导体（无锡）有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 罗雅文 |
| 地址： | 214028 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 嵌入式 闪存 逻辑电路 处理 方法 | ||
1.一种嵌入式闪存逻辑电路的处理方法，其特征在于，所述方法包括：
提供一衬底，所述衬底包括存储区域和逻辑区域，所述存储区域上形成有闪存器件，所述衬底中形成有浅沟槽隔离，所述浅沟槽隔离的表面高于所述衬底表面；
去除所述逻辑区域上残余的闪存膜层，所述闪存膜层用于制作闪存器件；
在所述衬底表面形成一层薄氧化层；
通过干法刻蚀工艺去除所述衬底表面形成的薄氧化层，所述逻辑区域中浅沟槽隔离的台阶侧壁形成侧墙。
2.根据权利要求1所述的方法，其特征在于，所述通过干法刻蚀工艺去除所述衬底表面形成的薄氧化层之后，所述方法还包括：
对所述衬底进行湿法清洗，所述湿法清洗溶液不包含DHF。
3.根据权利要求1或2所述的方法，其特征在于，所述在所述衬底表面形成一层薄氧化层，包括：
通过LPCVD工艺在所述衬底表面淀积一层薄氧化层。
4.根据权利要求1至3任一所述的方法，其特征在于，所述逻辑区域的表面存在一层垫氧化层，所述薄氧化层位于所述垫氧化层的上方。
5.根据权利要求1至3任一所述的方法，其特征在于，所述薄氧化层的厚度为100A-500A。
6.根据权利要求2所述的方法，其特征在于，所述湿法清洗溶液为SPM和APM。
7.根据权利要求2所述的方法，其特征在于，所述对所述衬底进行湿法清洗之后，所述方法还包括：
对所述衬底进行氧化物湿法刻蚀处理。
8.根据权利要求7所述的方法，其特征在于，所述对所述衬底进行氧化物湿法刻蚀处理，包括：
通过湿法腐蚀工艺去除对所述衬底上的氧化物，所述湿法刻蚀溶液包含DHF。
9.根据权利要求7所述的方法，其特征在于，所述对所述衬底进行氧化物湿法刻蚀处理之后，所述方法还包括：
在所述逻辑区域形成嵌入式闪存的逻辑电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华虹半导体（无锡）有限公司，未经华虹半导体（无锡）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011199671.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种安全性高的丝杠升降机
- 下一篇：一种方便货物输送的剪叉升降机
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
