[发明专利]半导体器件和方法

说明书

本公开涉及半导体器件和方法。一种器件，包括：从衬底延伸的第一鳍和第二鳍，第一鳍包括第一凹槽，并且第二鳍包括第二凹槽；隔离区域，围绕第一鳍并围绕第二鳍；栅极堆叠，位于第一鳍和第二鳍之上；以及源极/漏极区域，位于第一凹槽和第二凹槽中，源极/漏极区域邻近栅极堆叠，其中，源极/漏极区域包括从第一鳍延伸到第二鳍的底表面，其中，底表面的位于隔离区域上方的第一高度以下的第一部分具有第一斜率，并且其中，底表面的位于第一高度以上的第二部分具有第二斜率，第二斜率大于第一斜率。

技术领域

本公开涉及半导体器件和方法。

背景技术

半导体器件被用于各种电子应用中，例如，个人计算机、蜂窝电话、数码相机和其他电子设备。通常通过以下方式制造半导体器件：在半导体衬底之上依次沉积绝缘层或电介质层、导电层和半导体材料层，并使用光刻来图案化各种材料层以在其上形成电路组件和元件。

半导体工业通过不断减小最小特征尺寸来持续提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定面积中。然而，随着最小特征尺寸的减小，出现了应当解决的其他问题。

发明内容

根据本公开的一个实施例，提供了一种半导体器件，包括：从衬底延伸的第一鳍和第二鳍，所述第一鳍包括第一凹槽，并且所述第二鳍包括第二凹槽；隔离区域，围绕所述第一鳍并围绕所述第二鳍；栅极堆叠，位于所述第一鳍和所述第二鳍之上；以及源极/漏极区域，位于所述第一凹槽和所述第二凹槽中，所述源极/漏极区域邻近所述栅极堆叠，其中，所述源极/漏极区域包括从所述第一鳍延伸到所述第二鳍的底表面，其中，所述底表面的位于所述隔离区域上方的第一高度以下的第一部分具有第一斜率，并且其中，所述底表面的位于所述第一高度以上的第二部分具有第二斜率，所述第二斜率大于所述第一斜率。

根据本公开的另一实施例，提供了一种半导体结构，包括：第一鳍，位于半导体衬底之上；第二鳍，位于所述半导体衬底之上，所述第二鳍与所述第一鳍相邻；隔离区域，围绕所述第一鳍和所述第二鳍；栅极结构，沿着所述第一鳍和所述第二鳍的侧壁并且位于所述第一鳍和所述第二鳍的上表面之上；以及源极/漏极区域，位于所述第一鳍和所述第二鳍上，邻近所述栅极结构，所述源极/漏极区域包括位于所述第一鳍和所述第二鳍之间的底表面，其中，所述底表面包括下表面和上表面，其中，所述下表面是第一晶面的小平面，所述第一晶面的小平面从所述底表面的底部延伸到处于所述隔离区域上方的第一高度的第二晶面的小平面，其中，所述上表面从所述第一高度延伸到所述底表面的最上部，其中，所述上表面包括所述第一晶面的小平面和所述第二晶面的小平面。

根据本公开的又一实施例，提供了一种用于形成半导体器件的方法，包括：形成从半导体衬底突出的多个鳍；形成围绕所述多个鳍的隔离区域；在所述多个鳍之上形成栅极结构；以及形成与所述栅极结构相邻并在所述多个鳍之上延伸的外延源极/漏极区域，包括：执行第一沉积工艺以在所述多个鳍上沉积第一外延材料，其中，所述第一外延材料的在相邻鳍上的底表面在所述隔离区域上方的第一高度处融合；对所述第一外延材料执行蚀刻工艺，其中，所述蚀刻工艺蚀刻所述第一外延材料的底表面；以及在执行所述蚀刻工艺之后，执行第二沉积工艺以在所述第一外延材料上沉积第二外延材料，所述外延源极/漏极区域包括所述第一外延材料和所述第二外延材料，其中，在执行所述第二沉积工艺之后，所述外延源极/漏极区域的在相邻鳍之间的底表面在所述隔离区域上方延伸第二高度，所述第二高度大于所述第一高度。

附图说明

当与附图一起阅读时，根据以下详细描述将最好地理解本公开的各个方面。要注意的是，根据行业标准惯例，不按比例绘制各种特征。事实上，为了论述的清楚，可以任意增大或减小各种特征的尺寸。

图1示出了根据一些实施例的三维视图中的FinFET器件的示例。

图2、图3、图4、图5、图6、图7、图8A、图8B、图9A、图9B、图10A、图10B和图10C是根据一些实施例的制造FinFET器件的中间阶段的截面视图。