[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供基底，包括相邻的器件区和伪图形区，器件区基底上有器件掩膜侧墙，伪图形区基底上有伪掩膜侧墙；在基底上形成填充层，覆盖器件掩膜侧墙和伪掩膜侧墙；在伪图形区中，刻蚀填充层和部分高度的伪掩膜侧墙，形成剩余伪掩膜侧墙，剩余伪掩膜侧墙和填充层围成沟槽；在沟槽侧壁形成侧壁保护层；刻蚀去除剩余伪掩膜侧墙；去除侧壁保护层；去除填充层；以器件掩膜侧墙为掩膜刻蚀基底。本发明通过两次刻蚀步骤去除伪掩膜侧墙，且在形成侧壁保护层之后，进行第二次刻蚀步骤，在侧壁保护层的保护作用下，降低器件掩膜侧墙被误刻蚀的概率，使得器件掩膜侧墙具有较低的线宽粗糙度，从而提高半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。光刻(photolithography)技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点的不断减小，现有的光源光刻技术已经无法满足半导体制造的需求要。

当摩尔定律继续向前延伸的脚步不可逆转的时候，自对准双重图形化(self-aligned double patterning，SADP)方法成为近年来受到青睐的一种图形化方法，该技术能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(pitch)，从而使光刻工艺克服光刻分辨率的极限。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括相邻的器件区和伪图形区，所述器件区的基底上形成有器件掩膜侧墙，所述伪图形区的基底上形成有伪掩膜侧墙；在所述基底上形成填充层，所述填充层覆盖所述器件掩膜侧墙和伪掩膜侧墙；在所述伪图形区中，刻蚀所述填充层和部分高度的所述伪掩膜侧墙，形成剩余伪掩膜侧墙，所述剩余伪掩膜侧墙和所述填充层围成沟槽；在所述沟槽的侧壁形成侧壁保护层；形成所述侧壁保护层后，刻蚀去除所述剩余伪掩膜侧墙；去除所述侧壁保护层；去除所述侧壁保护层后，去除所述填充层；去除所述填充层后，以所述器件掩膜侧墙为掩膜刻蚀所述基底。

相应的，本发明实施例还提供一种半导体结构，包括：基底，包括相邻的器件区和伪图形区；器件掩膜侧墙，位于所述器件区的基底上，所述器件掩膜侧墙用于作为刻蚀所述基底的掩膜；待刻蚀去除的剩余伪掩膜侧墙，位于所述伪图形区的基底上，所述剩余伪掩膜侧墙的顶部低于所述器件掩膜侧墙的顶部；填充层，位于所述基底上，所述填充层覆盖所述器件掩膜侧墙，并露出所述剩余伪掩膜侧墙的顶部，所述填充层和所述剩余伪掩膜侧墙围成沟槽；侧壁保护层，位于所述沟槽的侧壁。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供的形成方法中，先在伪图形区中，刻蚀填充层和部分高度的伪掩膜侧墙，形成剩余伪掩膜侧墙，所述剩余伪掩膜侧墙和所述填充层围成沟槽，接着在所述沟槽的侧壁形成侧壁保护层，形成所述侧壁保护层后，刻蚀去除所述剩余伪掩膜侧墙；其中，与在同一刻蚀步骤中，刻蚀去除所述伪掩膜侧墙的方案相比，本发明实施例通过两次刻蚀步骤刻蚀去除所述伪掩膜侧墙，且在形成侧壁保护层之后，进行第二次刻蚀步骤，在所述侧壁保护层的保护作用下，在刻蚀去除所述剩余伪掩膜侧墙的过程中，能够减小刻蚀工艺对所述沟槽的侧壁的横向刻蚀，从而降低与所述伪掩膜侧墙相邻的器件掩膜侧墙被误刻蚀的概率，相应使得所述器件掩膜侧墙具有较低的线宽粗糙度(line width roughness，LWR)，提高所述器件掩膜侧墙的线宽均一性，由于后续以所述器件掩膜侧墙为掩膜刻蚀所述基底，这提高了图形传递的精度，相应有利于提高刻蚀基底后所形成的目标图形的线宽均一性、降低目标图形的线宽粗糙度，进而提高半导体结构的性能。