[发明专利]半导体器件及其形成方法

说明书

一种器件包括：多个第一导电条，具有在第一方向上的纵向方向；选择器阵列，与多个第一导电条重叠；电极阵列，与选择器阵列重叠；多个存储器条，位于电极阵列上方；以及多个第二导电条，与多个存储器条重叠。多个存储器条和多个第二导电条具有在垂直于第一方向的第二方向上的纵向方向。本发明的实施例还涉及半导体器件及其形成方法。

技术领域

本发明的实施例涉及半导体器件及其形成方法。

背景技术

在集成电路(IC)器件中，电阻式随机存取存储器(RRAM)是用于非易失性存储器器件的技术。通常，RRAM使用介电材料，尽管通常是绝缘的，但可以使其通过施加特定电压之后形成的细丝或导电路径导电。一旦形成细丝，就可以通过施加适当的电压来设置(即，重新形成，导致RRAM两端的电阻较低)或复位(即，断裂，导致RRAM两端的电阻较高)。低电阻状态和高电阻状态可以用于根据电阻状态指示数字信号“1”或“0”，从而提供可以存储位的非易失性存储器单元。

从应用的角度来看，RRAM具有许多优点。RRAM具有简单的单元结构和与CMOS逻辑相当的工艺，与其他非易失性存储器结构相比，这使得降低制造复杂性和成本。尽管具有上述引人注目的特性，但仍存在许多挑战。

发明内容

本发明的实施例提供了一种形成半导体器件的方法，包括：沉积第一电极层；在所述第一电极层上方沉积第一选择器层；在所述第一选择器层上方形成第二电极层；执行第一图案化工艺，其中，将所述第一电极层、所述第一选择器层和所述第二电极层分别图案化为第一电极条、第一选择器条和第二电极条；在所述第二电极条上方沉积存储器层；在所述存储器层上方沉积第三电极层；以及执行第二图案化工艺，其中，将所述第三电极层和所述存储器层分别图案化为第三电极条和存储器条，其中，将所述第二电极条和所述第一选择器条分别图案化为第一电极阵列和第一选择器阵列，并且其中，每个所述存储器条与所述第一选择器阵列中的多个选择器重叠。

本发明的另一实施例提供了一种半导体器件，包括：多个第一导电条，具有在第一方向上的纵向方向；第一选择器阵列，与所述多个第一导电条重叠；第一电极阵列，与所述第一选择器阵列重叠；多个第一存储器条，位于所述第一电极阵列上方；以及多个第二导电条，与所述多个第一存储器条重叠，其中，所述多个第一存储器条和所述多个第二导电条具有在垂直于所述第一方向的第二方向上的纵向方向，并且其中，所述多个第一存储器条中的每个与所述第一选择器阵列中的多个选择器重叠。

本发明的又一实施例提供了一种半导体器件，包括：第一电极阵列；多个第一存储器条，所述多个第一存储器条中的每个与所述第一电极阵列的列重叠；多个第一导电条，所述多个导电条中的每个与所述多个第一存储器条中的一个重叠并且接触；第二电极阵列，与所述多个第一导电条重叠；多个第二存储器条，位于所述第二电极阵列上方，其中，所述多个第二存储器条中的每个与所述第二电极阵列的行中的多个电极重叠；以及多个第二导电条，所述多个第二导电条中的每个与所述多个第二存储器条中的一个重叠。

本申请的实施例还提供一种线形存储器及其形成方法。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图6、图7A、图7B和图7C示出了根据一些实施例的随机存取存储器(RAM)单元的形成中的中间阶段的立体图和截面图。

图8至图15示出了根据一些实施例的堆叠RAM单元的形成中的中间阶段的立体图。

图16示出了根据一些实施例的RAM单元的立体图。

图17示出了根据一些实施例的RAM单元的截面图。

图18示出了根据一些实施例的用于形成RAM单元的工艺流程。

具体实施方式