[发明专利]半导体器件及其制造方法

说明书

半导体器件包括衬底、绝缘结构和栅极堆叠件。该衬底具有至少一个半导体鳍。该绝缘结构设置在衬底之上并且与半导体鳍分隔开以在其间形成间隙。该绝缘结构具有面向半导体鳍的侧壁。该栅极堆叠件覆盖至少部分半导体鳍并且至少设置在绝缘结构和半导体鳍之间的间隙中。该栅极堆叠件包括高k介电层和栅电极。高k介电层覆盖半导体鳍而留下绝缘结构的侧壁未被覆盖。栅电极设置在高k介电层之上并且至少位于绝缘结构和半导体鳍之间的间隙中。本发明的实施例还涉及半导体器件的制造方法。

本申请是2016年08月10日提交的标题为“半导体器件及其制造方法”、专利申请号为201610651669.6的分案申请。

技术领域

本发明的实施例涉及集成电路器件，更具体地，涉及半导体器件及其制造方法。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET包括在垂直于衬底的平面的方向上突出于衬底之上的延伸的半导体鳍。在这个垂直鳍中形成FET的沟道。在鳍上方(例如，包裹)提供栅极。FinFET还可以减小短沟道效应。

发明内容

本发明的实施例提供了一种半导体器件，包括：衬底，具有至少一个半导体鳍；绝缘结构，设置在所述衬底之上并且与所述半导体鳍分隔开以在所述绝缘结构和所述半导体鳍之间形成间隙，其中，所述绝缘结构具有面向所述半导体鳍的侧壁；以及栅极堆叠件，覆盖至少部分所述半导体鳍并且至少设置在所述绝缘结构和所述半导体鳍之间的所述间隙中，其中，所述栅极堆叠件包括：高k介电层，覆盖所述半导体鳍而留下所述绝缘结构的所述侧壁未被覆盖；和栅电极，设置在所述高k介电层之上并且至少位于所述绝缘结构和所述半导体鳍之间的所述间隙中。

本发明的另一实施例提供了一种半导体器件，包括：衬底，具有至少一个半导体鳍；绝缘结构，设置在所述衬底之上并且与所述半导体鳍横向分隔开以在所述绝缘结构和所述半导体鳍之间形成间隙，所述间隙具有至少一个内部表面；以及栅极堆叠件，覆盖至少部分所述半导体鳍并且至少设置在所述绝缘结构和所述半导体鳍之间的所述间隙中，其中，所述栅极堆叠件包括：高k介电层，覆盖所述半导体鳍并且留下所述间隙的所述内部表面的至少部分未被覆盖；和栅电极，设置在所述高k介电层之上并且至少位于所述绝缘结构和所述半导体鳍之间的所述间隙中。

本发明的又一实施例提供了一种用于制造半导体器件的方法，包括：在衬底之上形成绝缘结构，其中，所述衬底具有与所述绝缘结构分隔开的至少一个半导体鳍以在所述绝缘结构和所述半导体鳍之间形成间隙；形成栅极堆叠件的高k介电层以覆盖部分所述半导体鳍和面向所述半导体鳍的所述绝缘结构的侧壁；去除覆盖所述绝缘结构的所述侧壁的部分所述高k介电层；以及在所述高k介电层之上形成所述栅极堆叠件的栅电极，从而使得所述栅电极至少设置在所述绝缘结构和所述半导体鳍之间的所述间隙中。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A至图9A是根据本发明的一些实施例的处于各个阶段的用于制造半导体器件的方法的顶视图。

图1B至图9B是分别沿着图1A至图9A的线B-B截取的截面图。

图10A至图12A是根据本发明的一些实施例的处于各个阶段的用于制造半导体器件的方法的顶视图。

图10B至图12B是分别沿着图11A至图12A的线B-B截取的截面图。

具体实施方式