[发明专利]衬底结构和用于制造半导体封装的方法

权利要求书

1.一种衬底结构，其包括：

芯片附着区域；和

上部板边，其围绕所述芯片附着区域，且包括：

上部应力释放结构，其围绕所述上部芯片附着区域；和

上部加强结构，其围绕所述上部应力释放结构，其中所述上部应力释放结构的应力释放能力大于所述上部加强结构的应力释放能力，且所述上部加强结构的结构强度大于所述上部应力释放结构的结构强度。

2.根据权利要求1所述的衬底结构，其中所述上部应力释放结构具有至少两个应力释放方向，且所述应力释放方向既不垂直于所述衬底结构的边缘也不与所述边缘平行。

3.根据权利要求1所述的衬底结构，其中所述上部应力释放结构包含多个带状物，其彼此交叉以形成网形状。

4.根据权利要求1所述的衬底结构，其中所述上部加强结构的图案由俯视看呈连续环形。

5.根据权利要求1所述的衬底结构，其中所述上部加强结构包含至少一行的区段。

6.根据权利要求5所述的衬底结构，其中所述至少一行的区段包含最内行的第一区段、最外行的第二区段和中间行的第三区段；其中所述第一区段与所述第二区段对准，且所述第三区段与所述第一区段未对准。

7.根据权利要求1所述的衬底结构，其中所述上部应力释放结构包含铜，所述上部加强结构包含铜，且所述上部加强结构的残铜率大于所述上部应力释放结构的残铜率。

8.根据权利要求1所述的衬底结构，其进一步包括覆盖所述上部加强结构的上部阻焊层。

9.根据权利要求1所述的衬底结构，其进一步包括与所述上部板边相对的下部板边，其中所述下部板边包含：

下部应力释放结构，其对应于所述上部应力释放结构；和

下部加强结构，其围绕所述下部应力释放结构，其中所述下部应力释放结构的应力释放能力大于所述下部加强结构的应力释放能力，且所述下部加强结构的结构强度大于所述下部应力释放结构的结构强度。

10.根据权利要求9所述的衬底结构，其进一步包括：

主体，其具有上部表面和与所述上部表面相对的下部表面；

上部金属层，其邻近于所述主体的所述上部表面设置，且包含上部电路层、所述上部应力释放结构和所述上部加强结构，所述上部电路层位于所述芯片附着区域中；其中上部残余金属比率定义为所述上部金属层的面积与所述主体的整个上部表面的面积的比率；和

下部金属层，其邻近于所述主体的所述下部表面设置，且包含下部电路层、所述下部应力释放结构和所述下部加强结构，所述下部电路层与所述上部电路层相对安置；其中下部残余金属比率定义为所述下部金属层的面积与所述主体的整个下部表面的面积的比率，且所述上部残余金属比率与所述下部残余金属比率之间的差小于或等于4％。

11.根据权利要求1所述的衬底结构，其进一步包括：

主体，其具有上部表面和与所述上部表面相对的下部表面；

上部金属层，其邻近于所述主体的所述上部表面设置，且包含上部电路层、所述上部应力释放结构和所述上部加强结构，所述上部电路层位于所述芯片附着区域中；

下部金属层，其邻近于所述主体的所述下部表面设置，且包含下部电路层、下部应力释放结构和下部加强结构，所述下部电路层与所述上部电路层相对安置，所述下部加强结构围绕所述下部应力释放结构；

上部阻焊层，其覆盖所述上部金属层的至少一部分，其中上部阻焊剂覆盖比率定义为所述上部阻焊层的面积与所述主体的所述整个上部表面的面积的比率；和

下部阻焊层，其覆盖所述下部金属层的至少一部分，其中下部阻焊剂覆盖比率定义为所述下部阻焊层的面积与所述主体的所述整个下部表面的面积的比率，且所述上部阻焊剂覆盖比率与所述下部阻焊剂覆盖比率之间的差小于或等于5％。