[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，包括目标层，所述基底包括用于形成目标图形的目标区和与切割位置对应的切割区；在所述基底上形成分立的核心层；在所述核心层的侧壁上形成伪侧墙；在所述伪侧墙和核心层露出的目标层上形成填充层；刻蚀位于所述目标区的伪侧墙，在所述填充层和核心层之间形成沟槽；在所述沟槽中形成掩膜侧墙；去除所述核心层和填充层；以所述掩膜侧墙为掩膜，去除位于所述切割区的伪侧墙；以所述掩膜侧墙为掩膜，图形化所述目标层，形成目标图形。本发明实施例有利于增大去除位于所述切割区的伪侧墙的工艺窗口。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极结构电压夹断(Pinch Off)沟道的难度也越来越大，使得亚阈值漏电(Subthreshold Leakage)现象，即所谓的短沟道效应(Short-Channel Effects，SCE)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

在半导体领域中，根据工艺要求，通常还需要形成具有不同间距的鳍部，或者，将不需要位置处的伪鳍部去除，以使鳍部的图形层满足设计要求。目前一种做法是通过鳍切(Fin cut)工艺实现以上目的。其中，鳍切工艺一般包括鳍先切(Cut first)工艺和鳍后切(Cut last)工艺。但是，目前切割工艺的工艺窗口小。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，避免采用切割工艺，有利于增大去除位于所述切割区的伪侧墙的工艺窗口。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括目标层，所述基底包括用于形成目标图形的目标区和与切割位置对应的切割区；在所述基底上形成分立的核心层；在所述核心层的侧壁上形成伪侧墙；在所述伪侧墙和核心层露出的目标层上形成填充层；刻蚀位于所述目标区的伪侧墙，在所述填充层和核心层之间形成沟槽；在所述沟槽中形成掩膜侧墙；去除所述核心层和填充层；以所述掩膜侧墙为掩膜，去除位于所述切割区的伪侧墙；以所述掩膜侧墙为掩膜，图形化所述目标层，形成目标图形。

相应的，本发明实施例还提供一种半导体结构，包括：基底，包括目标层，所述基底包括用于形成目标图形的目标区和与切割位置对应的切割区；核心层，分立于所述目标层上；侧墙结构层，位于所述核心层的侧壁上，所述侧墙结构层包括位于所述切割区的伪侧墙以及位于所述目标区的掩膜侧墙，所述掩膜侧墙用于作为图形化所述目标层的掩膜；填充层，位于所述核心层和侧墙结构层露出的目标层上。

与现有技术相比，本发明实施例的技术方案具有以下优点：