[发明专利]半导体器件及其制备方法

说明书

本发明提供一种半导体器件及其制备方法，制备方法包括如下步骤：提供半导体衬底，所述半导体衬底中形成有多个彼此独立的沟槽；等离子体注入，在相邻沟槽之间形成阻挡层；在所述沟槽内形成栅极结构；在所述半导体衬底内形成沟道区，所述沟道区与所述沟槽对应；在所述沟槽与所述阻挡层之间，形成源漏区，所述源漏区与所述沟道区电连接，所述阻挡层的导电类型与所述源漏区的导电类型相反。本发明优点是，无需形成浅沟槽隔离结构，通过等离子体注入形成的阻挡层作为相邻晶体管的源漏区的隔离层，由于源漏区与阻挡层注入的是反型离子，因此在源漏区与阻挡层之间形成PN结，PN结的内建电场可以阻止电子的扩散，进而起到了隔离的效果。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其制备方法。

背景技术

随着半导体技术向高度集成化的演进，同等大小的芯片内部集成了越来越多的晶体管器件，传统的集成电路布局中,晶体管的栅极置于硅衬底之上，通道的长度由光刻定义，源漏极需斜入射完成，晶体管器件之间主要通过氧化硅浅槽隔离。

然而，芯片尺寸微缩以及集成度的提高，晶体管的栅极置于硅衬底之上导致蚀刻的负载效应风险显著增加，由光刻定义的通道长度无法根据制程中的实际情况灵活微调(需光罩改版)，源漏极的斜入射掺杂容易被光阻遮挡导致电性失效，晶体管器件之间的氧化硅浅槽隔离由于受后续清洗制程的影响容易产生凹槽造成栅极或导线短路。

因此，需要改进制程工艺，规避传统晶体管器件在制程中存在的多种弊端。

发明内容

本发明所要解决的技术问题是，提供一种半导体器件及其制备方法，其规避传统晶体管器件在制程中存在的多种弊端，提高半导体器件性能。

为了解决上述问题，本发明提供了一种半导体器件的制备方法，其包括如下步骤：提供半导体衬底，所述半导体衬底中形成有多个彼此独立的沟槽；等离子体注入，在相邻沟槽之间形成阻挡层；在所述沟槽内形成栅极结构；在所述半导体衬底内形成沟道区，所述沟道区与所述沟槽对应；在所述沟槽与所述阻挡层之间，形成源漏区，所述源漏区与所述沟道区电连接，所述阻挡层的导电类型与所述源漏区的导电类型相反。

进一步，在相邻沟槽之间形成阻挡层的步骤中，所述阻挡层围绕所述沟槽的外侧面设置，且所述阻挡层与所述沟槽的外侧面之间具有大于零的距离。

进一步，所述栅极结构包括栅极绝缘层及栅极，在所述沟槽内形成栅极结构的步骤进一步包括：在所述沟槽内形成栅极绝缘材料，所述栅极绝缘材料覆盖所述沟槽侧壁及所述半导体衬底表面；在所述沟槽内填充导电材料，所述导电材料充满所述沟槽，且覆盖所述半导体衬底表面的栅极绝缘材料；去除半导体衬底表面的导电材料及栅极绝缘材料，形成位于所述沟槽内的形成栅极绝缘层及栅极。

进一步，在所述半导体衬底内形成沟道区的步骤进一步包括，对所述半导体衬底进行等离子体注入，形成所述沟道区。

进一步，沟道区的宽度大于所述沟槽的宽度。

进一步，等离子体注入后，进行退火处理，以使沟道区沿所述沟槽侧壁向上延伸。

进一步，改变等离子体注入深度，以使沟道区沿所述沟槽侧壁向上延伸。

进一步，形成所述阻挡层的等离子体与形成所述沟道区的等离子体为同种导电类型离子。

进一步，在所述沟槽与所述阻挡层之间，形成源漏区的步骤进一步包括：对所述半导体衬底进行等离子体注入，形成浅掺杂漏及源漏极，所述源漏极通过所述浅掺杂漏与所述沟道区电连接。

进一步，在所述沟槽与所述阻挡层之间，形成源漏区的步骤之后，包括如下步骤：形成钝化层，所述钝化层覆盖所述半导体衬底表面及所述栅极结构表面。