[发明专利]半导体装置和制造该半导体装置的方法

说明书

本技术提供了一种半导体装置和制造该半导体装置的方法。该半导体装置包括：单元源极结构；第一叠层，其设置在单元源极结构上，并且包括彼此交替层叠的绝缘图案和导电图案；外围源极结构；以及电阻器图案，其设置在外围源极结构上。电阻器图案与第一叠层的最下部的绝缘图案设置在基本相同的水平。

技术领域

本公开涉及一种半导体装置及制造该半导体装置方法，更具体地，涉及一种三维半导体装置和制造该半导体装置的方法。

背景技术

半导体装置包括由金属氧化物半导体场效应晶体管(MOSFET)构成的集成电路。随着半导体装置的尺寸和设计规则逐渐减小，MOSFET的按比例缩小(scale down)也逐渐加快。

MOSFET的尺寸减小可能导致短沟道效应等，因此半导体装置的工作特性可能下降。因此，已研究了用于形成具有更好性能的半导体装置同时克服由于半导体装置的高集成度导致的限制的各种方法。

此外，这种集成电路的关注于操作的可靠性和低功耗。因此，还在研究用于在更小的空间中具有更高可靠性和更低功耗的装置的方法。

发明内容

根据本公开的实施方式的一种半导体装置可以包括：单元源极结构；第一叠层，其设置在单元源极结构上，并且包括彼此交替层叠的绝缘图案和导电图案；外围源极结构；以及电阻器图案，其设置在外围源极结构上。电阻器图案可以与第一叠层的最下部的绝缘图案设置在基本相同的水平。

根据本公开的实施方式的一种半导体装置可以包括：外围晶体管；绝缘膜，其覆盖外围晶体管；单元源极结构和外围源极结构，其位于绝缘膜上；第一叠层，其设置在单元源极结构上，并且包括彼此交替层叠的绝缘图案和导电图案；电阻器图案，其位于外围源极结构上；以及第二接触件，其穿过外围源极结构，以将外围晶体管和电阻器图案彼此电连接。

根据本公开的实施方式的制造半导体装置的方法可以包括以下步骤：在单元源极结构上形成包括第一牺牲图案和绝缘图案的第一叠层；形成覆盖第一叠层、单元源极结构和外围源极结构的牺牲膜；通过对牺牲膜进行图案化而在第一叠层上形成第二牺牲图案并且在外围源极结构上形成电阻器图案；以及在电阻器图案中形成导电部。

根据本公开的实施方式的制造半导体装置的方法可以包括以下步骤：形成单元源极结构和外围源极结构；在单元源极结构和外围源极结构上形成初步叠层；对初步叠层进行图案化以暴露外围源极结构的上表面；在外围源极结构的上表面上形成电阻器图案；以及在电阻器图案中形成导电部。

附图说明

图1A是根据本公开的实施方式的半导体装置的截面图。

图1B是图1A的区域A的放大图。

图2A、图2B、图2C、图2D、图2E、图2F、图2G和图2H是用于描述根据本公开的实施方式的制造半导体装置的方法的截面图。

图3是示出根据本公开的实施方式的存储器系统的构造的框图。

图4是示出根据本公开的实施方式的计算系统的构造的框图。

具体实施方式

对根据本说明书或本申请中公开的构思的实施方式的特定结构描述或功能描述仅为说明性的，以描述根据本公开的构思的实施方式。根据本公开的构思的实施方式可以以各种形式实现，并且不应被解释为限于本说明书或本申请中描述的实施方式。