[发明专利]基板处理装置、半导体装置的制造方法以及存储介质

说明书

本发明提供一种基板处理装置、半导体装置的制造方法以及存储介质，实现利用在等离子生成空间生成的等离子进行的基板处理的优化。基板处理装置具有：处理室，其具有等离子生成空间和处理空间；线圈电极，其配设于等离子生成空间的周围；基板载置部，其载置在处理空间处理的基板；移动机构部，其使基板载置部在处理室内移动；以及控制部，其根据关于基板的处理分布信息控制移动机构部，以使基板与线圈电极的端部之间的距离变化。

技术领域

本公开涉及基板处理装置、半导体装置的制造方法以及存储介质。

背景技术

近年来，半导体装置有高集成化的倾向，随之图案尺寸也显著微细化。微细化的图案经过硬掩膜、抗蚀层等的形成工序、光刻工序、蚀刻工序等各种工序而形成。例如，在专利文献1中，作为具有微细图案的半导体装置的制造工序的一工序，公开了利用在等离子生成空间生成的等离子对形成于基板上的图案表面进行预定处理(例如，氧化处理)。

现有技术文献

专利文献

专利文献1：日本特开2014－75579号公报

发明内容

发明所要解决的课题

本公开提供一种技术，实现利用在等离子生成空间生成的等离子进行的基板处理的优化。

用于解决课题的方案

根据一方案，提供一种技术，其具有：

处理室，其具有等离子生成空间和处理空间；

线圈电极，其配设于上述等离子生成空间的周围；

基板载置部，其载置在上述处理空间处理的基板；

移动机构部，其使上述基板载置部在上述处理室内移动；以及

控制部，其根据关于上述基板的处理分布信息控制上述移动机构部，以使上述基板与上述线圈电极的端部之间的距离变化。

发明效果

根据本公开的技术，可以实现利用在等离子生成空间生成的等离子进行的基板处理的优化。

附图说明

图1是一实施方式的基板处理装置的概略结构图。

图2是说明一实施方式的基板处理装置的等离子生成原理的说明图。

图3是表示一实施方式的基板处理装置的控制器的结构例的框图。

图4是一实施方式的基板处理工序的步骤的概要的流程图。

图5是表示通过一实施方式的基板处理工序处理的且形成有槽(沟)的基板的例的说明图。

图6是表示在一实施方式的基板处理工序中成为处理对象的基板表面的面内偏差的例的说明图。

图中：

100—基板处理装置，200—晶圆(基板)，201—处理室，201a—等离子生成空间，201b—基板处理空间(处理空间)，212—线圈电极(线圈，共振线圈)，217—基座(基板载置部)，221—控制器(控制部)，263—接收部，268—基座升降机构(移动机构部)。

具体实施方式

＜一实施方式＞

以下，对于本公开的一实施方式，一边参照附图一边进行说明。

在以下的实施方式中举例的基板处理装置用于半导体装置的制造工序，且构成为对成为处理对象的基板进行预定的处理。