[发明专利]半导体装置

权利要求书

1.一种半导体装置，该半导体装置包括：

第一芯片，所述第一芯片被配置为包括逻辑电路；以及

第二芯片，所述第二芯片层叠在所述第一芯片上，并且被配置为包括存储器单元阵列，

其中，配置为将所述存储器单元阵列的行线连接至全局行线的至少一个传送电路被分配给所述第一芯片和所述第二芯片中的每一个。

2.根据权利要求1所述的半导体装置，该半导体装置还包括：

所述第一芯片的第一表面共有的多个第一焊盘；以及

所述第二芯片的第一表面共有的多个第二焊盘，

其中，所述多个第一焊盘中的每一个和所述多个第二焊盘中的每一个彼此接合。

3.根据权利要求2所述的半导体装置，其中，

所述多个第一焊盘联接至所述第一芯片中所设置的所述逻辑电路和第一传送电路，

所述多个第二焊盘联接至所述第二芯片中所设置的所述存储器单元阵列和第二传送电路，并且

所述第一传送电路和所述第二传送电路通过所述多个第一焊盘和所述多个第二焊盘接收操作电压和行线选择信号。

4.根据权利要求1所述的半导体装置，其中，所述第一芯片包括：

第一传送电路，所述第一传送电路被配置为响应于行线选择信号而连接所述全局行线和所述行线；

块解码器，所述块解码器被配置为将所述行线选择信号提供给所述第一传送电路和设置在所述第二芯片中的第二传送电路；

全局解码器，所述全局解码器被配置为通过所述全局行线向所述第一传送电路和所述第二传送电路提供操作电压；以及

外围电路，所述外围电路被配置为向所述块解码器提供块选择信号。

5.根据权利要求4所述的半导体装置，其中，所述第一传送电路包括：

多个传输晶体管，所述多个传输晶体管联接在所述全局行线和所述行线之间，并且被配置为通过所述多个传输晶体管的栅极端子接收所述行线选择信号。

6.根据权利要求5所述的半导体装置，其中，所述多个传输晶体管联接至所述存储器单元阵列的行线。

7.根据权利要求1所述的半导体装置，其中，所述第二芯片包括：

第二传送电路，所述第二传送电路被配置为通过所述第一芯片和所述第二芯片之间的界面所共有的多个第一焊盘从所述第一芯片接收行线选择信号和操作电压，并且被配置为响应于所述行线选择信号而将所述存储器单元阵列的行线连接至所述全局行线。

8.根据权利要求7所述的半导体装置，其中，所述第二传送电路包括：

多个传输晶体管，所述多个传输晶体管分别联接在全局行线和行线之间，并且被配置为通过所述多个传输晶体管的栅极端子接收所述行线选择信号。

9.根据权利要求8所述的半导体装置，其中，所述多个传输晶体管联接至所述存储器单元阵列的行线。

10.一种半导体装置，该半导体装置包括：

第一芯片，所述第一芯片被配置为包括外围电路；以及

第二芯片，所述第二芯片层叠在所述第一芯片上，并且被配置为包括第一存储器单元阵列和第二存储器单元阵列，

其中，配置为将所述第一存储器单元阵列的多条行线和所述第二存储器单元阵列的多条行线连接至相应的全局行线的多个传送电路在所述第一芯片和所述第二芯片之间被划分。

11.根据权利要求10所述的半导体装置，其中，所述第一芯片包括：

第一传送电路，所述第一传送电路被配置为响应于行线选择信号而将全局行线连接至所述第一存储器单元阵列的行线；

第二传送电路，所述第二传送电路被配置为响应于所述行线选择信号而将全局行线连接至所述第二存储器单元阵列的行线；以及

全局解码器，所述全局解码器被配置为通过所述全局行线向所述第一传送电路、所述第二传送电路和所述第二芯片中所设置的传送电路中的每一个提供操作电压。