[发明专利]半导体装置

权利要求书

1.一种半导体装置，其包含在内部具有IGBT的IGBT区域和在内部具有MOSFET的MOSFET区域而构成，

该半导体装置的特征在于，具有：

半导体衬底，其具有第1及第2主面；以及

第1导电型的漂移层，其设置于所述半导体衬底，

所述IGBT区域包含：

第2导电型的基极层，其设置于所述半导体衬底，在所述第1主面侧与所述漂移层相邻地配置；以及

沟槽栅极，其隔着绝缘膜被埋入至从所述第1主面侧贯通所述基极层而到达所述漂移层的一部分的区域，

所述MOSFET区域包含：

第2导电型的含沟道区域，其设置于所述半导体衬底，选择性地设置于所述漂移层的上层部；以及

第1导电型的MOS用电极区域，其选择性地设置于所述含沟道区域的上层部，未形成所述MOS用电极区域的所述含沟道区域的上层部的至少一部分被规定为沟道区域，

所述MOS用电极区域还包含在所述沟道区域之上隔着栅极绝缘膜而设置的平面栅极，

包含所述沟道区域、所述栅极绝缘膜及所述平面栅极而构成第1导电型的MOSFET，

所述沟槽栅极包含在所述IGBT区域与所述MOSFET区域之间的边界处存在的边界沟槽栅极，

所述含沟道区域包含侧面与所述边界沟槽栅极接触的沟槽栅极相邻区域，

所述沟槽栅极相邻区域的形成深度比所述边界沟槽栅极的形成深度深。

2.根据权利要求1所述的半导体装置，其特征在于，

所述含沟道区域包含彼此离散地设置的多个含沟道区域，

所述MOSFET区域还具有在所述多个含沟道区域之间的所述漂移层的上层部设置的第1导电型的至少一个上层扩散区域，

除了所述沟道区域、所述栅极绝缘膜以及所述平面栅极以外，还包含所述MOS用电极区域及所述至少一个上层扩散区域而构成所述MOSFET，

所述至少一个上层扩散区域与所述漂移层相比，第1导电型的杂质浓度高，

所述至少一个上层扩散区域的形成深度比所述多个含沟道区域的形成深度浅。

3.根据权利要求1或2所述的半导体装置，其特征在于，

所述含沟道区域包含第2导电型的第1部分扩散区域和第2导电型的第2部分扩散区域，该第2导电型的第2部分扩散区域以侧面与所述第1部分扩散区域接触的方式设置，所述第1部分扩散区域包含所述沟槽栅极相邻区域，

未形成所述MOS用电极区域的所述第2部分扩散区域的上层部被规定为所述沟道区域，

所述第2部分扩散区域的形成深度比所述第1部分扩散区域的形成深度浅。

4.根据权利要求2所述的半导体装置，其特征在于，

所述多个含沟道区域包含多个第1及第2部分扩散区域，所述多个第1及第2部分扩散区域中的对应的第1及第2部分扩散区域以侧面接触的方式一体地构成所述含沟道区域，

所述多个第1部分扩散区域包含所述沟槽栅极相邻区域，

所述多个第2部分扩散区域的形成深度比所述至少一个上层扩散区域的形成深度浅。

5.根据权利要求1所述的半导体装置，其特征在于，

所述含沟道区域包含彼此离散的多个含沟道区域，

所述MOSFET区域还具有在所述多个含沟道区域之间的所述漂移层的上层部以不与所述多个含沟道区域接触的方式设置的第1导电型的至少一个上层哑区域，

所述至少一个上层哑区域被设定为电浮置。

6.根据权利要求5所述的半导体装置，其特征在于，

所述至少一个上层哑区域以使得其表面位于将所述半导体衬底的所述第1主面作为基准的埋入深度的方式形成于所述漂移层的内部，

所述漂移层具有在其上方存在平面栅极的栅极下区域。