[发明专利]半导体器件及相关制作方法

说明书

公开了一种半导体器件及相关制作方法，该半导体器件包括衬底以及并列在衬底上的隔离区和外延层，外延层中包括金属氧化物半导体器件，隔离区的上层为第二漂移区，隔离区分为两层，其各自的厚底小于外延层的厚度，可以在增加外延层的厚度的同时维持较低的退火热预算，降低杂质的横向扩散，提高半导体器件的表面利用率，降低成本；该半导体器件的制作方法将外延层的制作分为多层，同时也将隔离区的制作分为与外延层层数相匹配的多层，降低隔离区之间以及隔离区至相邻层的连接的深度，进而降低连接所需的退火时间或、和退火温度，降低隔离区杂质的横向扩散，降低隔离区的宽度，提高半导体器件的面积利用率，降低成本。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件及相关制作方法。

背景技术

BCD(Bipolar-CMOS-DMOS)技术是一种能够将Bipolar(双极晶体管)、CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)和DMOS(double-diffusion Metal Oxide Semiconductor，双向扩散金属氧化半导体)器件同时集成在单芯片上的集成工艺技术。LDMOS(Lateral Double Diffusion Metal-Oxide-Semiconductor，横向双扩散金属氧化物半导体)器件是BCD工艺中的高压横向半导体器件，一般作为后续模块的驱动器件，是现代BCD工艺设计中最关键的部分。

在传统具有外延模块的0.18μm BCD工艺中，LDMOS器件的电压规格可以从几伏至几十伏，以应对不同的电路设计需求。在一些电路设计中，有时还需要器件的性能完全不受外围器件信号影响，通常称为完全隔离(fully-iso)器件。

fully-iso LDMOS需要将器件放在一个完全隔离的的区域中，全隔离器件不但要求器件耐压满足设计需求，器件与隔离环之间的耐压也要满足要求。由于超高压(UHV)器件对隔离耐压的要求，传统BCD工艺很难集成耐压大于100V的fully-iso UHV器件。

传统BCD工艺通常采用注入和高温退火的方式实现N型隔离区(N-iso)与N型埋层(NBL)的连接，当我们需要增加外延厚度时，那么需要增加高温退火时间或温度来防止未完全隔离的情况发生。但由于更多热预算，也加剧了杂质的横向扩散，那么器件的面积就会增加，单颗芯片的成本被提高。

发明内容

鉴于上述问题，本发明的目的在于提供一种半导体器件及相关制作方法，从而降低半导体器件的成本。

根据本发明的一方面，提供一种半导体器件，包括：

衬底；

外延层，位于所述衬底上；

隔离区，位于所述衬底上，侧壁与所述外延层的侧壁接触，隔离所述外延层，所述隔离区的厚度小于所述外延层的厚度；以及，

第二漂移区，位于所述隔离区上，侧壁与所述外延层的侧壁接触，与所述隔离区一同完全隔离所述外延层；

金属氧化物半导体器件，位于所述外延层或、和所述第二漂移区中，所述金属氧化物半导体器件包括位于所述外延层中的第一漂移区。

可选地，还包括：

埋层，位于所述衬底与所述外延层之间。

可选地，所述外延层通过先后制作第一外延层和第二外延层获得，其中，所述隔离区设置在所述第一外延层中，所述第二漂移区设置在所述第二外延层中。

根据本发明的另一方面，提供一种半导体器件的制作方法，包括：

在衬底上制作衬底；

在所述衬底上制作第一外延层；

在所述第一外延层中制作第一隔离区；