[发明专利]恒流电路及半导体装置

说明书

一种恒流电路，具备漏极与恒流输出端子连接的耗尽型NMOS晶体管和设置在NMOS晶体管与接地端子之间的电阻元件，耗尽型NMOS晶体管由并联连接且以电流方向相差90度的方式配置的耗尽型第一及第二NMOS晶体管构成，电阻元件由以电流方向相差90度的方式配置的第一及第二电阻构成。

技术领域

本发明涉及恒流电路及具备该恒流电路的半导体装置。

背景技术

以往，已知如下的恒流电路：具备与耗尽型MOS晶体管串联的电阻，即使在制造工序中MOS晶体管的阈值变动，也能够得到稳定的恒流（例如参照专利文献1）。

【现有技术文件】

【专利文献】

【专利文献1】日本特开平11-194844号公报。

发明内容

【发明要解决的课题】

然而，在以往的恒流电路中，针对制造工序中MOS晶体管的特性偏差来管理电流值的精度，但是没有针对在被密封于树脂封装时施加应力而电流值的精度等特性发生偏移的情况进行考虑。

本发明的目的在于提供能够针对被密封于树脂封装时的应力来管理恒流的精度的恒流电路。

【解决课题的手段】

本发明的实施例涉及的恒流电路的特征在于：具备漏极与恒流输出端子连接的耗尽型NMOS晶体管和设置在所述NMOS晶体管与接地端子之间的电阻元件，所述耗尽型NMOS晶体管由并联连接且以电流方向成90度的方式配置的耗尽型第一及第二NMOS晶体管构成，所述电阻元件由以电流方向成90度的方式配置的第一及第二电阻构成。

【发明效果】

根据本发明的恒流电路，由于用并联连接且以电流方向成90度的方式配置的2个耗尽型NMOS晶体管构成耗尽型NMOS晶体管，所以能够针对被密封于树脂封装时的应力容易地管理恒流值。

【附图说明】

【图1】是示出本发明的实施方式的恒流电路的一个示例的电路图。

【图2】是示出本实施方式的恒流电路的其他示例的电路图。

【图3】是示出本实施方式的恒流电路的其他示例的电路图。

【图4】是示出本实施方式的恒流电路的其他示例的电路图。

【具体实施方式】

以下，参照附图，对本发明的实施方式进行说明。

图1是示出本发明的实施方式的恒流电路的一个示例的电路图。

恒流电路100具备耗尽型NMOS晶体管11、耗尽型NMOS晶体管12、电阻21和电阻22。

关于NMOS晶体管11和NMOS晶体管12，漏极都与电流输出端子2连接，栅极都与接地端子1连接，源极都与电阻21的一端连接。即，NMOS晶体管11和NMOS晶体管12并联地电连接。电阻22的一端与电阻21的另一端连接，而另一端与接地端子1连接。

NMOS晶体管11和NMOS晶体管12在半导体基板上以电流流动的方向、即漏极-源极方向成90度的方式配置。同样地，电阻21和电阻22以电流流动的方向成90度的方式配置。在此，将NMOS晶体管11和电阻21的电流流动的方向作为x方向（第一方向），将NMOS晶体管12和电阻22的电流流动的方向作为y方向（第二方向）。

关于如上述那样构成的恒流电路100，说明特性相对于被密封于树脂封装时的应力的变化。