[发明专利]半导体结构的形成方法

说明书

本申请公开了一种半导体结构及其形成方法，该方法包括：形成衬底和位于衬底上的初始凸层；在所述衬底上形成覆盖所述初始凸层侧壁的初始隔离结构；形成所述初始隔离结构之后，回刻蚀部分所述初始凸层，以在所述初始隔离结构中形成凹槽，且使所述初始凸层形成位于所述凹槽底部的凸层；以及在所述凹槽中自下至上依次形成第一牺牲层、第一沟道层、第二牺牲层和第二沟道层。本申请所公开的半导体结构及其形成方法提高了半导体结构的性能。

技术领域

本申请涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

传统鳍式场效应晶体管(FinFET，Fin Field Effect Transistor)的栅极仅在三面环绕沟道区域，而其栅极底部与半导体衬底相连，这使得在FinFET关闭时可能存在泄漏电流。为此，现有技术中提出了一种互补式场效应晶体管(CFET，Complementary FieldEffect Transistor)，其采用了栅极环绕技术，将薄片形式的n型场效应晶体管和p型场效应晶体管的沟道区域上下堆叠并且使栅极完全环绕沟道区域，不但有效地解决了泄漏电流的问题，还使得晶体管的尺寸缩小了近三分之一。

然而，现有的CFET在制造过程中存在诸如牺牲层变窄、沟槽深度不均匀和/或硬掩模层剩余厚度不足的技术问题。因此，还需要对CFET的形成方法进行改进，以消除目前工艺中存在的问题。

发明内容

在下文中给出了关于本申请的简要概述，以便提供关于本申请的某些方面的基本理解。应当理解，该部分并不意图确定本申请的关键或重要部分，也不是意图限定本申请的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

本申请旨在解决CFET的制造过程中出现的牺牲层变窄、沟槽深度不均匀和/或硬掩模层剩余厚度不足的技术问题。

为了解决上述技术问题中的部分或全部，本申请的一个方面提供了一种半导体结构的形成方法，该方法包括：形成衬底和位于衬底上的初始凸层；在所述衬底上形成覆盖所述初始凸层侧壁的初始隔离结构；形成所述初始隔离结构之后，回刻蚀部分所述初始凸层，以在所述初始隔离结构中形成凹槽，且使所述初始凸层形成位于所述凹槽底部的凸层；以及在所述凹槽中自下至上依次形成第一牺牲层、第一沟道层、第二牺牲层和第二沟道层。

可选地，形成所述衬底和所述初始凸层的步骤包括：提供初始衬底，所述初始衬底的部分表面上形成有第一掩膜层；以及以所述第一掩膜层为掩膜刻蚀部分所述初始衬底以形成所述衬底和位于所述衬底上的所述初始凸层，形成所述初始凸层之后，所述第一掩膜层位于所述初始凸层的顶部表面。

可选地，在形成所述初始隔离结构之前，所述初始凸层的顶部表面具有第一掩膜层；在回刻蚀部分所述初始凸层之前，所述初始隔离结构的顶面低于所述初始凸层的顶面；所述半导体结构的形成方法还包括：在回刻蚀所述部分初始凸层之前，在所述初始隔离结构表面形成第二掩膜层，所述第二掩膜层覆盖所述初始凸层的部分侧壁、所述第一掩膜层的侧壁；在回刻蚀所述部分初始凸层之前，平坦化所述第二掩模层和所述第一掩膜层直至暴露出所述初始凸层的顶面；以所述第二掩模层为掩模，回刻蚀部分所述初始凸层；以及在形成所述第一牺牲层、所述第一沟道层、所述第二牺牲层和所述第二沟道层之后，去除所述第二掩模层。

可选地，形成所述初始隔离结构的方法包括：在所述衬底上形成隔离结构材料层，所述隔离结构材料层覆盖所述初始凸层的侧壁；以及在形成所述隔离结构材料层之后，回刻蚀所述隔离结构材料层以形成所述初始隔离结构。

可选地，所述半导体结构的形成方法还包括：在形成所述第二沟道层之后，刻蚀部分所述初始隔离结构，以形成隔离结构，所述隔离结构覆盖所述凸层的侧壁且暴露出所述第一牺牲层的侧壁、所述第一沟道层的侧壁、所述第二牺牲层的侧壁和所述第二沟道层的侧壁。