[发明专利]电容阵列结构及其形成方法

说明书

本发明涉及一种电容阵列结构及其形成方法。所述电容阵列结构的形成方法包括如下步骤：提供一基底，所述基底表面暴露有电容触点，所述基底包括阵列区域和外围区域；形成覆盖所述基底和所述电容触点的底部支撑层，所述底部支撑层中具有缝隙；形成填充所述缝隙、并覆盖所述电容触点和所述底部支撑层表面的填充层，且位于所述外围区域的所述填充层厚度大于位于所述阵列区域的所述填充层厚度；形成沿垂直于所述基底的方向交替堆叠的支撑层和牺牲层；形成电容孔；依次形成下电极层于所述电容孔的内壁、电介质层于所述下电极层的表面、以及上电极层于所述电介质层的表面，形成电容器。本发明缓解了电容阵列结构的延迟效应。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种电容阵列结构及其形成方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

在当前电容阵列结构的制造工艺中，通常是在形成电容触点之后，直接于电容触点表面形成底层支撑层、牺牲层等叠层结构，然后通过刻蚀工艺形成电容孔，最后于电容孔中形成下电极、电介质层和上电极。由于现有工艺方法的限制，常常会在形成底部支撑层中存在缝隙。后续在高温沉积电介质层的过程中，电介质层会扩散到底部支撑层的缝隙内，从而与电容触点形成寄生电容，导致延迟效应的加重。

因此，如何改善电容阵列结构，避免电介质层与电容触点形成寄生电容，缓解延迟效应，从而改善DRAM的性能，是当前亟待解决的技术问题。

发明内容

本发明提供一种电容阵列结构及其形成方法，用于解决现有的电容阵列结构延迟效应严重的问题，以改善DRAM的性能。

为了解决上述问题，本发明提供了一种电容阵列结构的形成方法，包括如下步骤：

提供一基底，所述基底表面暴露有电容触点，所述基底包括阵列区域和外围区域，所述电容触点位于所述阵列区域；

形成覆盖所述基底和所述电容触点的底部支撑层，所述底部支撑层中具有缝隙；

形成填充所述缝隙、、并覆盖所述电容触点和所述底部支撑层表面的填充层，且位于所述外围区域的所述填充层厚度大于位于所述阵列区域的所述填充层厚度；

形成沿垂直于所述基底的方向交替堆叠的支撑层和牺牲层；

形成至少贯穿所述支撑层和所述牺牲层、并暴露所述电容触点的电容孔；

依次形成下电极层于所述电容孔的内壁、电介质层于所述下电极层的表面、以及上电极层于所述电介质层的表面，形成电容器。

可选的，形成至少填充所述缝隙的填充层的具体步骤包括：

回刻蚀所述底部支撑层，暴露所述电容触点；

形成填充所述缝隙、并覆盖所述电容触点和所述底部支撑层表面的所述填充层。

可选的，形成填充所述缝隙、并覆盖所述电容触点和所述底部支撑层表面的所述填充层的具体步骤包括：

形成填充满所述缝隙的第一子层；

形成覆盖所述电容触点、所述底部支撑层和所述第一子层表面的第二子层，以形成包括所述第一子层和所述第二子层的所述填充层。

可选的，位于所述外围区域的所述填充层的厚度比位于所述阵列区域的所述填充层的厚度大10nm～40nm。

可选的，形成至少贯穿所述支撑层和所述牺牲层、并暴露所述电容触点的电容孔的具体步骤包括：