[发明专利]半导体元件及其制造方法在审

申请号：	202010165603.2	申请日：	2020-03-11
公开（公告）号：	CN113394286A	公开（公告）日：	2021-09-14
发明（设计）人：	萧逸璿	申请（专利权）人：	旺宏电子股份有限公司
主分类号：	H01L29/78	分类号：	H01L29/78;H01L29/06;H01L21/336
代理公司：	中科专利商标代理有限责任公司 11021	代理人：	任岩
地址：	中国台湾新竹***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体元件及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明公开了一种半导体元件及其制造方法，该半导体元件包括：衬底，具有第一导电型；阱区，具有第二导电型，设置于所述衬底中；源极区与漏极区，具有所述第二导电型，分别位于所述衬底与所述阱区中，其中所述源极区与所述漏极区之间包括多个直线区域以及多个转弯区域；栅极结构，设置于所述源极区与所述漏极区之间的所述衬底上；多个第一顶掺杂区，具有所述第一导电型，设置于每一所述多个直线区域中；以及多个第二顶掺杂区，具有所述第一导电型，设置于每一所述多个转弯区域中且与所述每一转弯区域共形。

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种超高压半导体元件及其制造方法。

背景技术

超高压半导体元件在操作时必须具备较高的击穿电压(breakdown voltage)以及较低的导通电阻(on-state resistance)。目前发现超高压半导体元件的击穿电压对于衬底的阻值的敏感度较高，使得超高压半导体元件的击穿电压易受衬底的阻值影响而下降。

发明内容

本发明提供一种半导体元件及其制造方法，可以降低半导体元件的击穿电压对于衬底的阻值的敏感度，从避免所形成的半导体元件的击穿电压受衬底的阻值的影响而降低。

本发明的半导体元件包括：衬底，具有第一导电型；阱区，具有第二导电型，设置于所述衬底中；源极区与漏极区，具有所述第二导电型，所述漏极区位于所述衬底中，所述漏极区位于所述阱区中，其中所述源极区与所述漏极区之间包括多个直线区域以及多个转弯区域；栅极结构，设置于所述源极区与所述漏极区之间的所述衬底上；多个第一顶掺杂区，具有所述第一导电型，设置于每一所述多个直线区域中；以及多个第二顶掺杂区，具有所述第一导电型，设置于每一所述多个转弯区域中且与所述每一转弯区域共形。

本发明的半导体元件的制造方法包括以下步骤。在具有第一导电型的衬底中形成阱区，所述阱区具有第二导电型；在所述阱区中形成具有所述第一导电型的多个顶掺杂区；在所述衬底上形成隔离结构，其中所述多个顶掺杂区位于所述隔离结构下方；在所述衬底上形成栅极结构，其中所述栅极结构覆盖部分的所述隔离结构；以及在所述栅极结构的一侧与所述隔离结构的一侧的所述衬底中分别形成具有所述第二导电型的源极区与漏极区，其中所述源极区与所述栅极结构相邻，所述漏极区与所述隔离结构相邻。所述源极区与所述漏极区之间包括多个直线区域以及多个转弯区域，在每一转弯区域中的所述多个顶掺杂区与所述每一转弯区域共形。

基于上述，本发明在半导体元件将转弯区域中设置与其共形的多个顶掺杂区可以降低半导体元件的击穿电压对于衬底的阻值的敏感度，从避免所形成的半导体元件的击穿电压受衬底的阻值的影响而降低。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A为本发明的实施例的半导体元件的俯视示意图。

图1B为图1A的区域Z的放大图。

图2A～图2H为本发明的实施例的半导体元件的制造方法的剖面示意图，其中图2H为依据图1A的半导体元件的线A-A′的剖面示意图。

【符号说明】

10：半导体元件

100：衬底

102、106、114：图案化的掩模层

104、108、116、118：离子注入工艺

110：第一阱区