[发明专利]功率器件、功率器件的制作方法

说明书

本发明公开了一种功率器件、功率器件的制作方法，功率器件包括：衬底，包括相对的第一表面和第二表面；以及原胞结构，位于衬底的第一表面，其中原胞结构包括：沟槽，沟槽在第一表面上呈多边形延伸，从而具有拐角区域以及非拐角区域；栅绝缘层，覆盖沟槽内壁；栅极，填充于沟槽；阱区，阱区位于沟槽延伸围合的区域内，并且阱区的周边与沟槽邻接；以及第一重掺杂区，第一重掺杂区位于阱区且与沟槽邻接，栅极具有预设电压能使第一重掺杂区与漂移层之间的阱区形成沟道，其中，沟道避位沟槽的拐角区域设置。根据本发明实施例的功率器件，保证原胞结构中剩余的与沟槽的非拐角区域邻接的各处沟道的开启一致，提高功率器件的可靠性。

技术领域

本发明涉及半导体器件领域，具体涉及一种功率器件、功率器件的制作方法。

背景技术

半导体功率器件是电力电子系统进行能量控制和转换的基本电子元器件，电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域。以功率金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)为标志的半导体功率器件是当今电力电子领域器件的主流。

为了进一步优化MOSFET及IGBT的性能，通常改进MOSFET及IGBT的原胞(pitch)结构。在传统MOSFET及IGBT的原胞结构设计中，多边形(例如方形)原胞结构的设计是常采用的原胞结构设计方式。在多边形原胞结构中，通常包括呈多边形延伸的沟槽，该沟槽用于容纳栅极。此时，沟槽具有拐角区域，现有技术的原胞结构设计中，沟槽的拐角区域处的沟道和沟槽的非拐角区域的沟道往往开启不一致，从而影响器件的可靠性。

发明内容

本发明提供一种功率器件、功率器件的制作方法，提高功率器件的可靠性。

一方面，本发明实施例提供一种功率器件，其包括：衬底，包括相对的第一表面和第二表面，衬底包括位于第一表面所在侧的漂移层，漂移层配置为第一导电类型；以及原胞结构，位于衬底的第一表面，其中原胞结构包括：沟槽，位于第一表面，沟槽在第一表面上呈多边形延伸，从而具有拐角区域以及非拐角区域；栅绝缘层，覆盖沟槽内壁；栅极，填充于沟槽；阱区，配置为第二导电类型，阱区位于漂移层上，阱区位于沟槽延伸围合的区域内，并且阱区的周边与沟槽邻接；以及第一重掺杂区，配置为第一导电类型的重掺杂区，第一重掺杂区位于阱区且与沟槽邻接，栅极具有预设电压能使第一重掺杂区与漂移层之间的阱区形成沟道，其中，沟道避位沟槽的拐角区域设置。

根据本发明一方面的前述任一实施方式，第一重掺杂区与沟槽的非拐角区域邻接且避开拐角区域设置。

根据本发明一方面的前述任一实施方式，原胞结构还包括：第二重掺杂区，配置为第二导电类型的重掺杂区，第二重掺杂区位于阱区，第二重掺杂区包括中心子区和周边子区，中心子区位于第一重掺杂区的背离沟槽侧，周边子区与中心子区连接且与沟槽的拐角区域邻接设置。

根据本发明一方面的前述任一实施方式，第一重掺杂区与沟槽的拐角区域、非拐角区域均邻接，第二重掺杂区的周边子区位于第一重掺杂区的朝向漂移层的一侧表面。

根据本发明一方面的前述任一实施方式，第一重掺杂区与沟槽的非拐角区域邻接且在拐角区域断开，以形成邻接于拐角区域的间隔区域，第二重掺杂区的周边子区填充于间隔区域。

根据本发明一方面的前述任一实施方式，功率器件还包括：层间介质层，覆盖衬底的第一表面，层间介质层上设有将第二重掺杂区的至少部分暴露的接触开口；以及第一电极互连，位于层间介质层的背离衬底的一侧，并且通过接触开口与第二重掺杂区以及第一重掺杂区耦合。