[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部；在所述鳍部的顶部和侧壁形成伪栅氧化层；在所述伪栅氧化层上保形覆盖刻蚀阻挡层，所述刻蚀阻挡层为无针孔层；在所述刻蚀阻挡层上形成横跨所述鳍部的伪栅层，所述伪栅层覆盖所述刻蚀阻挡层的部分顶部和部分侧壁；在所述伪栅层侧部的基底上形成层间介质层；以所述刻蚀阻挡层作为停止层，采用干法刻蚀工艺去除所述伪栅层，在所述层间介质层中形成初始开口；去除所述初始开口底部的刻蚀阻挡层和伪栅氧化层，形成栅极开口；在所述栅极开口中形成栅极结构。本发明实施例有利于增大去除伪栅层的工艺窗口。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

此外，在半导体集成电路器件领域中，随着晶体管尺寸的不断缩小，高K金属栅极(HKMG)技术也逐渐被广泛应用。目前形成HKMG结构晶体管的工艺可分为前栅极(Gate-first)工艺和后栅极(Gate-last)工艺。其中，后栅极工艺通常是在对硅片进行漏/源区离子注入操作以及随后的高温退火工艺完成之后再形成金属栅极，且一般在形成金属栅极之前，会先形成伪栅(Dummy gate)，之后再将伪栅去除，以在伪栅的位置处形成金属栅极。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于增大去除伪栅层的工艺窗口。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部；在所述鳍部的顶部和侧壁形成伪栅氧化层；在所述伪栅氧化层上保形覆盖刻蚀阻挡层，所述刻蚀阻挡层为无针孔层；在所述刻蚀阻挡层上形成横跨所述鳍部的伪栅层，所述伪栅层覆盖所述刻蚀阻挡层的部分顶部和部分侧壁；在所述伪栅层侧部的基底上形成层间介质层；以所述刻蚀阻挡层作为停止层，采用干法刻蚀工艺去除所述伪栅层，在所述层间介质层中形成初始开口；去除所述初始开口底部的刻蚀阻挡层和伪栅氧化层，形成栅极开口；在所述栅极开口中形成栅极结构。

可选的，采用单源前驱体激活自由基化学沉积工艺形成所述刻蚀阻挡层。

可选的，所述刻蚀阻挡层的材料包括SiCO、SiC、SiCN、BC或BCN。

可选的，形成所述刻蚀阻挡层的步骤中，所述刻蚀阻挡层的厚度为至

可选的，采用各向同性的干法刻蚀工艺，以所述刻蚀阻挡层作为停止层，去除所述伪栅层。

可选的，去除所述伪栅层的步骤中，所述伪栅层和所述刻蚀阻挡层的刻蚀选择比大于或等于100：1。

可选的，去除所述初始开口底部的刻蚀阻挡层的步骤包括：对所述刻蚀阻挡层进行灰化处理；在所述灰化处理之后，采用湿法刻蚀工艺去除所述初始开口底部的刻蚀阻挡层。

可选的，采用氢气对所述刻蚀阻挡层进行灰化处理。