[发明专利]一种控制接触孔刻蚀开口形貌的方法

说明书

本发明提供一种控制接触孔刻蚀开口形貌的方法，提供用于刻蚀形成接触孔的半导体结构；在半导体结构上形成作为接触孔刻蚀的硬掩模层；利用等离子体刻蚀法刻蚀硬掩模层及半导体结构形成多个接触孔开口，并利用光谱信号侦测器收集刻蚀反应的辉光信号；根据辉光信号的强度与硬掩模层剩余量的关系来控制硬掩模层的最终形貌；利用最终形貌的硬掩模层作为阻挡层，并进一步刻蚀去除剩余硬掩模层的同时调整所述接触孔开口的形貌。本发明在接触孔刻蚀工艺过程中利用信号终点检测手段监控硬掩模层的刻蚀进程,利用该硬掩模层掩模形貌调整接触孔开口形貌，从而达成控制接触孔刻蚀开口形貌的目的，同时可以确保开口以下部分的孔洞形貌工艺性能维持稳定。

技术领域

本发明涉及半导体制造领域，特别是涉及一种控制接触孔刻蚀开口形貌的方法。

背景技术

随着集成电路技术进入超大规模集成电路时代，伴随着器件关键尺寸(CD)的不断缩小，在CMOS产品的接触孔刻蚀(Contact Etch；CT-ET)的结构也变得越来越复杂，进入65nm技术节点以后，出现了在光刻胶下沉积一层硬掩模APF(Advanced Patterning Film,无定形碳材料),来控制接触孔CD的均匀性和孔壁的光滑度，从而保证接触孔结构满足各种参数需求。

工艺节点发展到28nm阶段，CT-ET开口形貌会对后续工艺及器件的性能产生较大影响，从金属钨的填充、接触电阻的降低等方面考量希望开口增大，而从连线间的短路器件窗口考量需求开口减小；为平衡产品的设计性能需求和工艺稳定性，CT-ET的开口形貌至关重要。

目前的工艺方法：为达成特定的接触孔开口形貌，需要通过CESL打开刻蚀步骤的压力、气体速率比(C:H:O:Ar)、射频功率等参数的综合调整来实现；这种方法的弊端在于CESL打开刻蚀步骤地参数调整，不仅会影响开口形貌，同时也会影响孔洞的整体形貌，出现变尖、变形等孔洞形貌畸变，同时影响刻蚀选择比，造成工艺变更风险的不可控。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种控制接触孔刻蚀开口形貌的方法，用于解决现有技术中通过刻蚀工艺用参数综合调整会影响接触孔开口形貌，同时也会影响孔洞的整体形貌，出现孔洞形貌畸变，同时影响刻蚀选择比，造成工艺变更风险的不可控的问题。

为实现上述目的及其他相关目的，本发明提供一种控制接触孔刻蚀开口形貌的方法，该方法至少包括以下步骤：

步骤一、提供用于刻蚀形成接触孔的半导体结构；

步骤二、在所述半导体结构上形成作为所述接触孔刻蚀的硬掩模层；

步骤三、利用等离子体刻蚀法刻蚀所述硬掩模层以及所述半导体结构形成多个接触孔开口，在刻蚀同时，利用光谱信号侦测器收集刻蚀反应的辉光信号；

步骤四、根据所述辉光信号的强度与所述硬掩模层剩余量的关系来控制所述硬掩模层的最终形貌；

步骤五、利用所述最终形貌的硬掩模层作为阻挡层，并进一步刻蚀去除剩余所述硬掩模层的同时调整所述接触孔开口的形貌。

优选地，步骤一中的所述半导体结构包括：衬底、位于该衬底上多个相互间隔的多晶硅结构；所述多晶硅结构顶部设有金属化硅接触层；覆盖于所述衬底上表面、所述多晶硅结构侧壁以及所述金属化硅接触层顶部的氮氧化硅盖帽层；覆盖于所述氮氧化硅盖帽层上的介质膜氧化层。

优选地，步骤二中还包括在所述硬掩模层上形成抗反射层。

优选地，步骤三中刻蚀所述硬掩模层前，所述抗反射层被刻蚀。

优选地，步骤三中刻蚀所述半导体结构包括刻蚀所述介质膜氧化层。

优选地，步骤四中所述辉光信号的强度与所述硬掩模层剩余量的关系为：所述辉光信号的强度越弱，剩余所述硬掩模层的量越少。