[发明专利]半导体器件及其制备方法

说明书

本发明涉及一种半导体器件及其制备方法，半导体器件的制备方法包括：提供第一介质层；于第一介质层内形成窗口；于窗口的内表面和第一介质层的上表面形成第二介质层；去除边角处的第二介质层；于窗口的内表面及保留的第二介质层表面形成第一阻挡层；于窗口内形成导电结构。上述半导体器件的制备方法中去除边角处的第二介质层，使得形成的第一阻挡层厚度均匀，不容易出现缺陷，能够更好的避免导电结构的材料扩散到第一介质层中，于窗口的内表面和第一介质层的上表面形成第二介质层，能更好的避免导电结构出现漏电，提高器件的质量，提高产品良率。

技术领域

本发明涉及半导体制备领域，特别是涉及一种半导体器件及其制备方法。

背景技术

集成电路内包括很多导电结构，一般导电结构的材料容易扩散，如果导电结构的材料扩散到介质中，会影响器件性能。

发明内容

基于此，针对上述问题，本发明提供一种半导体器件及其制备方法。

本发明提供一种半导体器件的制备方法，包括：提供第一介质层；于所述第一介质层内形成窗口；于所述窗口的内表面和所述第一介质层的上表面形成第二介质层；去除边角处的所述第二介质层；于所述窗口的内表面及保留的所述第二介质层表面形成第一阻挡层；于所述窗口内形成导电结构。

上述半导体器件的制备方法中去除边角处的第二介质层，使得形成的第一阻挡层厚度均匀，不容易出现缺陷，能够更好的避免导电结构的材料扩散到第一介质层中，于窗口的内表面和第一介质层的上表面形成第二介质层，能更好的避免导电结构出现漏电，提高器件的质量，提高产品良率。

在其中一个实施例中，去除边角处的所述第二介质层，形成削角。

在其中一个实施例中，所述削角的角度介于110度~160度之间。

在其中一个实施例中，于所述第一介质层内形成所述窗口，包括：于所述第一介质层内形成通孔；于所述第一介质层内形成凹槽，所述凹槽位于所述通孔的上方且与所述通孔连通。于第一介质层内形成通孔；于第一介质层内形成凹槽，凹槽位于通孔的上方且与通孔连通，使得导电结构只有一种材质即可，使得导电结构的电阻降低，提高电流传导效率。

在其中一个实施例中，去除所述边角处的所述第二介质层时，还包括：至少去除所述第一介质层上表面和所述凹槽底部的部分所述第二介质层。去除凹槽底部的第二介质层，使得凹槽的深度增加，从而使得导电结构的尺寸增大，降低了导电结构的电阻，提高了电流传导效率。

在其中一个实施例中，去除所述第一介质层上表面和所述凹槽底部的所述第二介质层之后，还包括：去除部分所述凹槽底部的所述第一介质层，使所述凹槽底部的所述第一介质层低于所述通孔侧壁的所述第二介质层，以使得所述第二介质层与所述凹槽侧壁之间具有凹部。去除部分凹槽底部的第一介质层，使凹槽底部的第一介质层低于通孔侧壁的第二介质层，使得凹槽的深度进一步增加，从而使得导电结构的尺寸增大，降低了导电结构的电阻，提高了电流传导效率，凹槽底部的第一介质层低于通孔侧壁的第二介质层，使得在形成导电结构时，反应催化剂能存于凹槽内，使得凹槽区域的导电结构跟通孔区域的导电结构能同步开始形成，使得形成的导电结构更平坦，降低后期平坦化的难度。

在其中一个实施例中，所述凹部的深度介于50nm~3μm之间。

在其中一个实施例中，还包括：于所述导电结构的上表面形成第二阻挡层。

本发明还提供一种半导体器件，包括：第一介质层，所述第一介质层内具有窗口；第二介质层，位于所述窗口处边角处之外的的内表面和所述第一介质层的上表面；第一阻挡层，位于所述窗口的内表面及所述第二介质层的表面；导电结构，位于所述窗口内。