[发明专利]半导体装置的制造方法

说明书

实施方式的半导体装置的制造方法包含以下步骤：在半导体衬底的通孔内与第1面侧成膜被覆性良好的第1绝缘膜，该半导体衬底具有第1面及位于第1面的相反侧的第2面，在第2面侧设置着包含配线电路的电路衬底，且从第1面朝向第2面具有通孔；在通孔内与第1面侧成膜被覆性较差的第2绝缘膜；以及通过各向异性蚀刻去除通孔底部的第1绝缘膜、或通孔内的底部的第1绝缘膜及通孔内的底部的第2绝缘膜。

相关申请案的引用

本申请案以2019年9月13日提出申请的先前日本专利申请案第2019-167317号的优先权的利益为基础，且主张其利益，通过引用将其内容整体包含于本文中。

技术领域

本发明的实施方式涉及一种半导体装置的制造方法。

背景技术

已知在形成半导体装置的TSV(Through Silicon Via，硅通孔)时，形成用来将TSV与半导体衬底绝缘的绝缘膜时要形成使用原硅酸四乙酯作为Si成分的二氧化硅覆膜。

本发明的实施方式提供一种绝缘膜的膜厚控制性优异的半导体装置的制造方法。

发明内容

实施方式的半导体装置的制造方法包含以下步骤：在半导体衬底的通孔内与第1面侧成膜被覆性良好的第1绝缘膜，该半导体衬底具有第1面及位于第1面的相反侧的第2面，在第2面侧设置着包含配线电路的电路衬底，且从第1面朝向第2面具有通孔；在通孔内与第1面侧成膜被覆性较差的第2绝缘膜；通过各向异性蚀刻去除通孔底部的第1绝缘膜、或通孔内的底部的第1绝缘膜及通孔内的底部的第2绝缘膜。

附图说明

图1是实施方式的半导体装置的剖视图。

图2是实施方式的半导体装置的流程图。

图3是实施方式的半导体装置的步骤剖视图。

图4是实施方式的半导体装置的步骤剖视图。

图5是实施方式的半导体装置的步骤剖视图。

图6是实施方式的半导体装置的步骤剖视图。

图7是实施方式的半导体装置的步骤剖视图。

图8是实施方式的半导体装置的步骤剖视图。

图9是实施方式的半导体装置的步骤剖视图。

图10是实施方式的半导体装置的步骤剖视图。

具体实施方式

以下，参照附图对实施方式进行说明。

在本说明书中，对一些要素附上了多种表述的例子。此外，这些表述的例子仅仅是例示，并不否定以其它表述来描述所述要素。另外，未附上多种表述的要素也可以采用其它表述来进行描述。

另外，附图是示意性的图，厚度与平面尺寸的关系、各层厚度的比率及厚度的变化等有时与实际不同。另外，有时也包含附图相互之间彼此的尺寸的关系或比率不同的部分。另外，在附图中省略了一部分符号。

(第1实施方式)第1实施方式涉及一种半导体装置的制造方法。图1中表示半导体装置100的剖视图。图2中表示第1实施方式的半导体装置100的制造方法的流程图。图3至图6中表示半导体装置100的步骤剖视图。更具体来说，半导体装置100是NAND(Not AND，与非)闪速存储器芯片等存储装置。