[发明专利]半导体装置及其制造方法

说明书

一种半导体装置，具备被埋入到第1槽内的JFET区域，该第1槽设置在氮化物半导体层的元件部的一个主面，在氮化物半导体层的周边耐压部，在氮化物半导体层的一个主面设有第2槽，与沟道部邻接的第1槽的侧面的倾斜角小于第2槽的侧面的倾斜角。

技术领域

本发明涉及半导体装置及其制造方法。

背景技术

在《同质外延GaN上常闭型MOSFET的开发》(日文原文：ホモエピGaN上ノーマリオフ型MOSFETの開発)应用物理第86卷第5号p.376(2017)中，公开了一种纵型的半导体装置，其具备氮化物半导体层、在氮化物半导体层的一个主面设置的源极电极、在氮化物半导体层的另一个主面设置的漏极电极。氮化物半导体层具有n型的漂移区域、设置在该漂移区域上的n型的JFET区域、和设置在该漂移区域上并且与JFET区域邻接的p型的体(body)区域。

在这样的纵型的半导体装置中，如国际公开第2016/104264号所公开的那样，在氮化物半导体层的周边耐压部设置槽的情况较多。若设置这样的槽，则在元件部的周缘，能够缓和n型的漂移区域与p型的体区域的pn结界面附近的电场集中。

发明内容

发明要解决的技术问题

在制造这种纵型的半导体装置的情况下，在n型的漂移区域上外延生长p型的体区域，接着，在将体区域的一部分进行了干式蚀刻后，再次进行外延生长而形成n型的JFET区域。采用这样的制造方法的理由是因为，在氮化物半导体层中形成p型区域的情况下，难以使利用离子注入技术而导入的p型杂质活性化。因此，在这种半导体装置中，需要能够在将体区域的一部分干式蚀刻而形成的槽内将JFET区域良好地埋入的技术。

并且，在这种半导体装置中，还需要在元件部的周缘进一步缓和n型的漂移区域和p型的体区域的pn结界面附近的电场集中而使耐压进一步提高的技术。

本申请说明书提供兼顾JFET区域的埋入性的提高和耐压的提高的技术。

用于解决技术问题的手段

本说明书公开的半导体装置能够具备氮化物半导体层、源极电极、漏极电极和绝缘栅极部。上述氮化物半导体层被划分为元件部和在上述元件部的周围配置的周边耐压部。上述源极电极设置在上述氮化物半导体层的一个主面。上述漏极电极设置在上述氮化物半导体层的另一个主面。上述氮化物半导体层能够具有第1导电型的漂移区域、第1导电型的JFET区域、第2导电型的体区域和第1导电型的源极区域。上述漂移区域配置在上述元件部和上述周边耐压部。上述JFET区域配置在上述元件部，设置在上述漂移区域上，并被埋入到设置在上述一个主面的第1槽内。上述体区域配置在上述元件部，设置在上述漂移区域上，并与上述JFET区域邻接。上述源极区域配置在上述元件部，被上述体区域从上述JFET区域隔开。上述绝缘栅极部配置在上述元件部，与将上述JFET区域和上述源极区域隔开的上述体区域的沟道部对置。在上述氮化物半导体层的上述周边耐压部，在上述氮化物半导体层的上述一个主面设置有第2槽。与上述沟道部邻接的上述第1槽的侧面的倾斜角小于上述第2槽的侧面的倾斜角。

在上述的半导体装置中，埋入有上述JFET区域的上述第1槽的侧面的倾斜角被较小地形成。即，上述JFET区域形成为沿着上述氮化物半导体层的深度方向而前端变细的锥形状。因此，当在上述第1槽内再次外延生长而形成上述JFET区域时，能够不形成空洞等地将上述JFET区域良好地埋入到上述第1槽内。另一方面，在上述半导体装置中，上述第2槽的侧面的倾斜角被较大地形成。若上述第2槽的侧面的倾斜角较大，则在上述元件部的周缘，上述漂移区域和上述体区域的pn结界面附近的电场集中被缓和，耐压提高。这样，在上述半导体装置中，上述JFET区域的埋入性的提高和耐压的提高得到兼顾。