[发明专利]用于在深度学习人工神经网络的模拟神经存储器中将神经元电流转换成基于神经元电流的时间脉冲的系统

权利要求书

1.一种矢量-矩阵乘法系统，包括：

非易失性存储器单元的阵列，所述非易失性存储器单元的阵列按行和列布置；

输入块，所述输入块耦接到所述阵列，以用于接收一个或多个输入脉冲，将所述一个或多个输入脉冲转换成模拟电压，以及在矢量-矩阵乘法器操作期间将所述模拟电压施加到所述阵列中的字线或控制栅线；和

输出块，所述输出块耦接到所述阵列，以用于响应于在所述矢量-矩阵乘法器操作期间由所述阵列汲取的神经元电流而生成一组数字位。

2.根据权利要求1所述的矢量-矩阵乘法系统，其中在汲取所述神经元电流的时间段之后生成所述一组数字位。

3.根据权利要求1所述的矢量-矩阵乘法系统，其中所述输出块包括：

第一运算放大器，所述第一运算放大器包括反相输入端子、非反相输入端子和输出端子；

参考电流源，所述参考电流源用于在输出处生成参考电流；

第一开关，所述第一开关将所述参考电流源的所述输出选择性地耦接到所述第一运算放大器的所述反相输入端子；

第二开关，所述第二开关将所述神经元电流选择性地耦接到所述第一运算放大器的所述反相输入端子；

电容器，所述电容器耦接在所述第一运算放大器的所述反相输入端子与所述第一运算放大器的所述输出端子之间；

第三开关，所述第三开关选择性地耦接所述第一运算放大器的所述反相输入端子和所述第一运算放大器的所述输出端子；和

第二运算放大器，所述第二运算放大器包括用于接收所述第一运算放大器的所述输出的非反相输入端子、反相输出端子，以及用于响应于所述神经元电流而生成数字脉冲的输出端子。

4.根据权利要求3所述的矢量-矩阵乘法系统，还包括被布置为接收所述第二运算放大器的所述输出的门和用于生成一系列脉冲的时钟。

5.根据权利要求4所述的矢量-矩阵乘法系统，还包括计数器，所述计数器用于对由所述门输出的所述一系列脉冲输出进行计数，以生成包括所述数字位的计数值。

6.根据权利要求1所述的矢量-矩阵乘法系统，其中所述输出块包括：

运算放大器，所述运算放大器包括反相输入端子、非反相输入端子和输出端子；

参考电流源，所述参考电流源用于从耦接到所述运算放大器的所述非反相输入端子的节点汲取参考电流；

电容器，所述电容器耦接在所述运算放大器的所述非反相输入端子与地之间；

开关，所述开关将所述运算放大器的所述非反相输入选择性地耦接到偏置电压源；和

逻辑电路，所述逻辑电路耦接到所述运算放大器的所述输出；

其中所述神经元电流被提供至所述运算放大器的所述非反相输入，并且所述逻辑电路提供所述一个或多个脉冲。

7.根据权利要求1所述的矢量-矩阵乘法系统，其中所述一个或多个输入脉冲包括单个脉冲。

8.根据权利要求1所述的矢量-矩阵乘法系统，其中所述一个或多个输入脉冲包括一系列脉冲。

9.根据权利要求1所述的矢量-矩阵乘法系统，其中所述输入块包括数模转换器。

10.根据权利要求9所述的矢量-矩阵乘法系统，其中所述数模转换器包括脉冲-电压转换器。

11.根据权利要求1所述的矢量-矩阵乘法系统，其中所述非易失性存储器单元阵列中的每个非易失性存储器单元是分裂栅闪存存储器单元。

12.根据权利要求1所述的矢量-矩阵乘法系统，其中所述非易失性存储器单元阵列中的每个非易失性存储器单元是堆叠栅闪存存储器单元。