[发明专利]形成多层垂直NOR型存储器串阵列的方法

权利要求书

1.一种高深宽比蚀刻的方法，包括：

在半导体衬底的表面上方制备多个材料多层，所述多个材料多层沿着基本上正交于所述半导体衬底的表面的第一方向上下叠置，其中每个材料多层包括第一电介质材料的第一层和第一材料的第二层；

使用第一掩模沿着所述第一方向图案化和蚀刻所述材料多层以形成第一组沟槽，所述第一组沟槽将所述材料层划分为第一组多层堆叠体，其中所述第一组沟槽中的每一个沿着基本上平行于所述半导体衬底的表面的第二方向延伸；

用第二电介质材料填充所述第一组沟槽；以及

使用第二掩模沿着所述第一方向图案化和蚀刻所述第一组多层堆叠体以形成第二组沟槽，所述第二组沟槽将所述第一组多层堆叠体划分成第二组多层堆叠体，其中所述第二组沟槽中的每一个沿着平行于所述第一组沟槽的所述第二方向延伸。

2.如权利要求1所述的方法，其中蚀刻所述材料多层和蚀刻所述第一组多层均涉及深宽比小于40的蚀刻。

3.如权利要求1所述的方法，其中所述第二掩模提供掩模结构，每个掩模结构与所述第一组多层堆叠体中的至少两个相邻的多层堆叠体和它们之间的所述第一组第二电介质材料填充的沟槽中的一个重叠。

4.如权利要求1所述的方法，其中所述第一材料包括导电材料。

5.如权利要求1所述的方法，还包括：

用第二电介质材料填充所述第二组沟槽；以及

在所述第一组沟槽和第二组沟槽中选择性地蚀刻所述第二电介质材料的第一部分，以提供沿着所述第一方向延伸的第一多个轴；

在每个轴中共形地沉积电荷存储材料；

在所述电荷存储材料上共形地沉积具有第一导电性的半导体层；以及

用第三电介质材料填充每个轴。

6.如权利要求5所述的方法，还包括：

在每个轴中穿过所述第三电介质材料选择性地蚀刻第一通孔和第二通孔；以及

用具有与所述第一导电性相反的第二导电性的第二半导体材料在每个轴中填充所述第一通孔和第二通孔。

7.如权利要求6所述的方法，还包括，在用所述第三电介质材料填充每个轴之前，在所述第一半导体层上沉积衬垫层，且其中所述方法还包括，在用所述第二半导体材料在每个轴中填充所述第一通孔和第二通孔之前，移除所述衬垫层以暴露所述第一半导体层。

8.如权利要求6所述的方法，还包括，在制备所述材料多层之前，在所述半导体衬底的表面上方提供多个导体，每个导体沿着基本上正交于所述第一方向和第二方向中的每一个的第三方向延伸。

9.如权利要求8所述的方法，其中所述导体通过隔离层与所述材料多层隔离，其中在每个轴中蚀刻所述第一通孔和第二通孔还包括蚀刻穿过所述隔离层，以能够在所述第一通孔和第二通孔中的所选通孔中的导电材料之间提供导电路径，并且电连接到所述导体中的对应的导体。

10.如权利要求6所述的方法，还包括在所述第二组多层堆叠体上方提供多个导体，每个导体沿着基本上正交于所述第一方向和第二方向中的每一个的第三方向延伸。

11.如权利要求10所述的方法，还包括提供导电路径，以使得所述第一通孔和第二通孔中的所选通孔中的所述第二半导体材料能够电连接到所述导体中的一个。

12.如权利要求10所述的方法，还包括：

在所述半导体衬底中提供电路元件；以及

将所述第一通孔和第二通孔中的所选通孔中的所述第二半导体材料电连接到所述电路元件中的对应的电路元件，所述电路元件中的每一个基本上位于其对应的第一通孔和第二通孔下方。