[发明专利]执行行锤刷新操作的半导体装置

说明书

本文公开了一种设备，其包括：存储器天花板阵列，其包括多个字线，每个字线耦合到多个存储器单元；以及控制电路，其被配置为响应于第一外部命令以时分方式激活第一内部信号和第二内部信号。响应于所述第一内部信号选择第一数量的所述字线，并且响应于所述第二内部信号选择第二数量的所述字线，所述第二数量小于所述第一数量。

背景技术

如果访问集中到诸如DRAM(动态随机存取存储器)的半导体装置中的同一字线，则耦合到与所述字线相邻的字线的存储器单元的信息存储特性会降低。为了解决所述问题，除了正常刷新操作之外，有时还对耦合到相邻字线的存储器单元执行刷新操作，以防止相关存储器单元的信息丢失。所述另外的刷新操作称为“行锤刷新”。

通常，执行行锤刷新操作以中断正常刷新操作。因此，如果行锤刷新操作的频率增加，则导致正常刷新操作的数量减小并且刷新周期变长的问题。

附图说明

图1是根据本公开第一实施例的半导体装置的框图。

图2是指示存储器片块的图。

图3是指示图1中示出的控制逻辑电路的一部分的框图。

图4是指示图1中示出的存储体行逻辑电路的一部分的框图。

图5是指示图5中示出的地址解码器的电路图。

图6是用于说明根据本公开第一实施例的半导体装置的操作的时序图。

图7A是用于说明根据本公开第一实施例的半导体装置响应于行激活信号的第一次出现的操作的示意图。

图7B是用于说明根据本公开第一实施例的半导体装置响应于行激活信号的第二次出现的操作的示意图。

图8是根据本公开第二实施例的半导体装置的框图。

图9是用于说明根据本公开第二实施例的半导体装置的操作的时序图。

图10A是用于说明根据本公开第二实施例的半导体装置响应于行激活信号的第一次出现的操作的示意图。

图10B是用于说明根据本公开第二实施例的半导体装置响应于行激活信号的第二次出现的操作的示意图。

图11是根据本公开第三实施例的半导体装置的框图。

图12A是用于说明根据本公开第三实施例的半导体装置响应于行激活信号的第一次出现的操作的示意图。

图12B是用于说明根据本公开第三实施例的半导体装置响应于行激活信号的第二次出现的操作的示意图。

图13A是用于说明在温度中等的情况下根据本公开第一实施例的半导体装置的操作的时序图。

图13B是用于说明在温度低的情况下根据本公开第一实施例的半导体装置的操作的时序图。

图13C是用于说明在温度高的情况下根据本公开第一实施例的半导体装置的操作的时序图。

图14A和14B是用于说明当发出全存储体刷新命令时的操作的时序图。

图15是用于说明当发出全存储体刷新命令时的另一个操作的时序图。

图16A至16D是用于说明当发出全存储体刷新命令时的又一操作的时序图。

图17是用于生成定时信号的电路的图。

图18是存储体控制电路的框图。

发明内容