[发明专利]执行行锤刷新操作的半导体装置

权利要求书

1.一种设备，其包含：

存储器单元阵列，其包括多个字线，每个字线耦合到多个存储器单元；以及

控制电路，其被配置为响应于第一外部命令以时分方式激活第一内部信号和第二内部信号，

其中响应于所述第一内部信号选择所述多个字线中的第一数量的字线，并且

其中响应于所述第二内部信号选择所述多个字线中的第二数量的字线，所述第二数量小于所述第一数量。

2.根据权利要求1所述的设备，其还包含：

第一地址存储电路，其存储响应于所述第一内部信号而更新的地址信号；

第二地址存储电路，其存储响应于所述存储器单元阵列的访问历史而更新的地址信号；以及

行逻辑电路，其被配置为响应于所述第一内部信号选择对应于从所述第一地址存储电路供应的所述地址信号的所述多个字线中的所述第一数量的字线，并且响应于所述第二内部信号选择对应于从所述第二地址存储电路供应的所述地址信号的所述多个字线中的所述第二数量的字线。

3.根据权利要求2所述的设备，

其中所述存储器单元阵列被分成多个存储器片块，

其中所述行逻辑电路被配置为响应于所述第一内部信号，同时选择所述第一数量的字线，每个字线属于所述多个存储器片块中的相应的一个，并且

其中所述行逻辑电路被配置为响应于所述第二内部信号选择属于所述多个存储器片块中的一个的所述字线中的一个。

4.根据权利要求3所述的设备，

其中在第一时间段期间选择所述多个字线中的所述第一数量的字线，

其中在第二时间段期间选择所述多个字线中的所述第二数量的字线，并且

其中所述第一时间段和所述第二时间段彼此不重叠。

5.根据权利要求4所述的设备，其中在所述第一时间段期间，响应于所述第一内部信号选择对应于从所述第二地址存储电路供应的所述地址信号的所述多个字线中的所述第二数量的另一个字线。

6.根据权利要求4所述的设备，其中在所述第二时间段期间，响应于所述第二内部信号选择对应于从所述第一地址存储电路供应的所述地址信号的所述多个字线中的所述第一数量的其它字线。

7.根据权利要求1所述的设备，其中当控制信号处于第一状态时，所述控制电路被配置为响应于所述第一外部命令的第一次出现以时分方式激活所述第一内部信号和第二内部信号，并且被配置为响应于所述第一外部命令的第二次出现激活所述第二内部信号两次而不激活所述第一内部信号。

8.根据权利要求1所述的设备，其中当控制信号处于第二状态时，所述控制电路被配置为响应于所述第一外部命令的第一次出现以时分方式激活所述第一内部信号和第二内部信号，并且被配置为响应于所述第一外部命令的第二次出现激活所述第一内部信号一次而不激活所述第二内部信号。

9.根据权利要求1所述的设备，其中所述第一外部命令是每存储体刷新命令。

10.根据权利要求1所述的设备，

其中所述存储器单元阵列被分成多个存储器存储体，所述多个存储器存储体包括第一存储器存储体和第二存储器存储体，

其中所述控制电路被配置为响应于第二外部命令，以时分方式激活所述第一内部信号和第二内部信号，并且以时分方式激活第三内部信号和第四内部信号，

其中响应于所述第一内部信号选择所述第一存储器存储体中的所述多个字线中的所述第一数量的字线，

其中响应于所述第二内部信号选择所述第一存储器存储体中的所述多个字线中的所述第二数量的字线，

其中响应于所述第三内部信号选择所述第二存储器存储体中的所述多个字线中的所述第一数量的字线，并且

其中响应于所述第四内部信号选择所述第二存储器存储体中的所述多个字线中的所述第二数量的字线。