[发明专利]掺杂技术

说明书

公开了一种选择性地和共形地掺杂半导体材料的方法。一些实施方式利用通过热分解选择性地沉积在半导体材料上的共形掺杂剂膜。一些实施方式涉及掺杂非视线性(non‑line of sight)的表面。一些实施方式涉及用于形成高掺杂的晶体半导体层的方法。

技术领域

本公开内容的实施方式一般涉及掺杂半导体材料的方法。本公开内容的一些实施方式涉及相对于氧化物材料选择性地掺杂半导体材料的方法。本公开内容的一些实施方式涉及用于共形地(conformally)掺杂半导体材料的方法。

背景技术

控制硼掺杂对于p型接触应用很重要。处理的控制需要管理层的厚度、表面特性、热预算和蚀刻选择性。

此外，现有的硼掺杂方法没有提供共形地掺杂三维结构(例如FINFETs)的方法。这些方法(例如植入)通常受限于视线性(line of sight)，或无法显示足够的共形性(conformality)。

此外，现有的硼掺杂方法并没有提供仅掺杂半导体材料的方法。现有技术经常掺杂半导体材料以及邻近的氧化物材料。

因此，需要共形地掺杂半导体材料的方法，特别是对半导体材料表面具有选择性的方法。

发明内容

本公开内容的一个或多个实施方式涉及一种形成电子装置的方法。该方法包括在包括半导体材料的第一表面上选择性地沉积基本上共形(conformal)的掺杂剂膜，该第一表面相对于包括氧化物材料的第二表面。对电子装置退火以将掺杂剂原子从掺杂剂膜驱入到半导体材料中，使得半导体材料被共形地掺杂而基本上没有掺杂剂原子被驱入到氧化物材料中。

本公开内容的其他实施方式涉及一种形成电子装置的方法。该方法包括提供具有第一表面和第二表面的基板，该第一表面包括半导体材料，该第二表面包括氧化物材料。将第一表面和第二表面在大约700℃至大约800℃的温度范围下暴露于硼前驱物，以通过非视线性(non-line-of-sight)、热分解处理来选择性地沉积共形掺杂剂膜。掺杂剂膜沉积在第二表面之上的第一表面上。掺杂剂膜包括硼。在约1150℃至约1200℃的温度范围内以毫秒退火对电子装置退火，以将硼原子从掺杂剂膜驱入至半导体材料，以共形地掺杂半导体材料，而基本上没有掺杂剂原子被驱入到氧化物材料中。

本公开内容的其他实施方式涉及一种形成电子装置的方法。该方法包括在晶体半导体材料上形成非晶硼层。附加的半导体材料沉积在非晶硼层上。附加的半导体材料基本上是非晶的。使电子装置退火以使附加的半导体材料结晶以形成硼掺杂的晶体半导体材料。

附图说明

因此，可以详细了解本公开内容的上述特征的方法，本公开内容的更具体的描述，简要概述于上，可参照实施方式，其中一些实施方式描绘在随附附图中。然而，应当注意，随附附图仅示出本公开内容的典型实施方式，且因此不应将其视为限制其范围，因为本公开内容可承认其他等效的实施方式。

图1示出了根据本公开内容的一个或多个实施方式的在处理期间的范例基板；

图2示出了根据本公开内容的一个或多个实施方式的在处理期间的范例基板；和

图3示出了根据本公开内容的一个或多个实施方式的可用于处理基板的系统。

具体实施方式

在描述本公开内容的一些范例实施方式之前，应理解，本公开内容不限于以下描述中阐述的构造或处理步骤的细节。本公开内容能够具有其他实施方式且能够以各种方式被实施或实行。

如在本说明书和所附权利要求书中所使用的，用语“基板”是指处理作用于其上的表面或表面的一部分。本领域技术人员还将理解，除非上下文另有明确说明，否则对基板的参照也可仅参照至基板的一部分。此外，参照至在基板上的沉积可以意谓裸基板和具有在其上沉积或形成的一个或多个膜或特征的基板。