[实用新型]半导体结构

说明书

本实用新型涉及一种半导体结构；包括：基底，基底内形成焊盘；第一聚合物层，位于基底上；介电层，位于第一聚合物层的上表面；第一开口，沿厚度方向贯穿介电层及所述第一聚合物层；重布线层，位于介电层上及所述第一开口内；第二聚合物层，位于介电层的上表面；第二开口，位于第二聚合物层内。上述半导体结构中通过在重布线层与第一聚合物层之间增设介电层，可以避免对金属刻蚀腔室造成污染，且可以保护第一聚合物层不会造成损伤；又由于介电层的硬度较大，在形成焊线时可以提供应力反馈，从而避免焊线脱落。

技术领域

本申请涉及半导体器件制造技术领域，特别是涉及一种半导体结构。

背景技术

现有的重布线层(RDL)(譬如，铝重布线层)形成于位于基底上的聚合物层的上表面时，会存在如下制程问题：金属物理气相沉积及金属干法刻蚀形成重布线层时由于重布线层下方为聚合物层，容易造成金属刻蚀设备腔室的污染；干法刻蚀形成重布线层及刻蚀后的湿法清洗会对聚合物层造成损伤；由于位于重布线层下方的聚合物层较软，在后续形成与重布线层电连接的焊线时由于反馈力不够，会造成焊线脱落。

实用新型内容

基于此，有必要针对现有技术中的半导体结构中重布线层直接形成于聚合物层上存在的容易造成金属刻蚀腔室污染、容易造成聚合物层的损伤及容易造成与重布线层电连接的焊线时容易造成焊线脱落等问题，提供一种半导体结构。

为了实现上述目的，一方面，本实用新型提供了一种半导体结构，包括：

基底，基底内形成焊盘；

第一聚合物层，位于基底上；

介电层，位于第一聚合物层的上表面；

第一开口，沿厚度方向贯穿介电层及所述第一聚合物层，以暴露出焊盘；

重布线层，位于介电层上及所述第一开口内，且与焊盘电连接；

第二聚合物层，位于介电层的上表面，且覆盖重布线层；

第二开口，位于第二聚合物层内，且暴露出重布线层。

上述半导体结构中通过在重布线层与第一聚合物层之间增设介电层，介电层可以作为重布线层形成过程中的刻蚀阻挡层，可以避免对金属刻蚀腔室造成污染，且可以保护第一聚合物层不会造成损伤；又由于介电层的硬度较大，在形成焊线时可以提供应力反馈，从而避免焊线脱落。

在其中一个实施例中，半导体结构还包括：

钝化层，钝化层位于基底的上表面；第一聚合物层位于钝化层的上表面；第一开口还沿厚度方向贯穿钝化层；

种子层，所述种子层位于所述介电层的上表面及所述焊盘的上表面，所述重布线层位于所述种子层的上表面；

焊线，一端位于所述第二开口内，且与所述重布线层电连接。

在其中一个实施例中，种子层包括钛层或氮化钛层；重布线层包括铝重布线层。

在其中一个实施例中，钝化层包括氧化硅层、氮化硅层或氮氧化硅层。

在其中一个实施例中，焊线包括铜线、铝线或金线。

在其中一个实施例中，介电层的硬度大于第一聚合物层的硬度。

在其中一个实施例中，第一开口的宽度小于焊盘的宽度。

在其中一个实施例中，第一聚合物层包括聚酰亚胺层或聚苯并恶唑层；第二聚合物层包括聚酰亚胺层或聚苯并恶唑层。

在其中一个实施例中，介电层包括二氧化硅层、氮化硅层、氮氧化硅层或碳氮化硅层。

在其中一个实施例中，介电层包括二氧化硅层、氮化硅层、氮氧化硅层及碳氮化硅层中至少两种组成的叠层结构。