[实用新型]半导体结构

说明书

本实用新型涉及一种半导体结构；基底，所述基底划分为若干个芯片区域；保护层，位于所述基底上，覆盖所述芯片区域；所述保护层覆盖所述芯片区域的区域内形成有若干个凹槽，所述凹槽的深度小于所述保护层的厚度。上述半导体结构通过在保护层覆盖芯片区域内形成若干个凹槽，可以增加保护层的表面粗糙程度及表面积，从而提高后段封装时保护层与塑封层的接着性。

技术领域

本申请涉及半导体器件制造技术领域，特别是涉及一种半导体结构。

背景技术

半导体晶圆制造时会涂布保护层(譬如，Polyimide，聚酰亚胺)于晶圆的表面，作为保护晶圆内形成的芯片的保护层，同时，保护层也可以作为后段封装时与塑封层(Molding compound)的临接材料。然而，现有的保护层由于采用旋涂工艺形成，保护层的上表面近乎为平整的表面，除了测试焊盘(bond pad)的开口之外，绝大部分区域的保护层的表面皆为平坦面。而表面为近乎平整的保护层在后段封装时与塑封层的接着性能较差，容易导致保护层与塑封层之间发生分层剥离，从而影响器件的性能。

实用新型内容

基于此，有必要针对现有技术中的半导体结构中晶圆表面的保护层的表面为近乎平整的表面而导致的保护层与塑封层的接着性能较差，从而导致保护层与塑封层之间容易发生分层剥离，进而影响器件的性能的问题，提供一种半导体结构。

为了实现上述目的，一方面，本实用新型提供了一种半导体结构，包括：

基底，所述基底划分为若干个芯片区域；

保护层，位于所述基底上，覆盖所述芯片区域；所述保护层覆盖所述芯片区域的区域内形成有若干个凹槽，所述凹槽的深度小于所述保护层的厚度。

上述半导体结构中的保护层覆盖芯片区域内形成若干个凹槽，可以增加保护层的表面粗糙程度及表面积，从而提高后段封装时保护层与塑封层的接着性

在其中一个实施例中，若干个所述凹槽呈条状间隔排布、网格状排布或无规则排布。

在其中一个实施例中，所述保护层包括聚酰亚胺层或聚苯并恶唑层。

在其中一个实施例中，所述基底内还形成有切割道，所述切割道将所述基底划分为若干个所述芯片区域。

在其中一个实施例中，所述切割道内还形成有测试焊盘，所述保护层内形成有开口，所述开口暴露出所述测试焊盘。

在其中一个实施例中，所述半导体结构还包括钝化层，所述钝化层位于所述基底的上表面；所述保护层位于所述钝化层的上表面。

在其中一个实施例中，所述钝化层包括氧化硅层、氮化硅层或氮氧化硅层。

在其中一个实施例中，所述半导体结构还包括塑封层，所述塑封层覆盖所述保护层的上表面，且所述塑封层的厚度大于所述凹槽的深度。

在其中一个实施例中，所述凹槽的纵截面形状包括倒梯形。

在其中一个实施例中，所述凹槽的深度为所述保护层的厚度的1/3～3/4。

附图说明

图1为本实用新型一个实施例中半导体结构的制备方法的流程图；

图2为本实用新型一个实施例中半导体结构的制备方法中提供基底后所得结构的俯视结构示意图；

图3为沿图2中AA方向的截面结构示意图；

图4为本实用新型一个实施例中半导体结构的制备方法中在基底的上表面形成钝化层后所得结构的截面结构示意图；

图5为本实用新型一个实施例中半导体结构的制备方法中在钝化层的上表面形成保护层后所得结构的截面结构示意图；