[发明专利]一种电阻式存储器及其制备方法有效
申请号: | 201911348857.1 | 申请日: | 2019-12-24 |
公开(公告)号: | CN111029363B | 公开(公告)日: | 2021-05-11 |
发明(设计)人: | 沈鼎瀛 | 申请(专利权)人: | 厦门半导体工业技术研发有限公司 |
主分类号: | H01L27/24 | 分类号: | H01L27/24;H01L45/00 |
代理公司: | 北京乐知新创知识产权代理事务所(普通合伙) 11734 | 代理人: | 江宇 |
地址: | 361008 福建省厦门市软件*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 电阻 存储器 及其 制备 方法 | ||
1.一种电阻式存储器,其特征在于,所述电阻式存储器包括:多个电阻式存储记忆胞,设置于一基板上,每个所述的电阻式存储记忆胞包括一第一可变阻抗单元和一第二可变阻抗单元,每个所述电阻式存储记忆胞还包括一第一开关单元和一第二开关单元;所述第一可变阻抗单元耦接于第一开关单元,所述第二可变阻抗单元耦接于第二开关单元;每个所述的电阻式存储记忆胞还包括一第三可变阻抗单元,所述第三可变阻抗单元仅直接耦接于所述的第一开关单元或所述的第二开关单元;
所述的第三可变阻抗单元位于所述第一可变阻抗单元和所述第二可变阻抗单元之间,通过一底联结平台耦接于所述第一开关单元或所述的第二开关单元,所述的第三可变阻抗单元位于所述的底联结平台上。
2.根据权利要求1所述的电阻式存储器,所述的底联结平台垂直方向上的投影面积大于或等于两倍的任一所述可变阻抗单元垂直方向上的投影面积。
3.根据权利要求2所述的电阻式存储器,所述第一可变阻抗单元和第二可变阻抗单元耦接于对应的第一位线;所述第三可变阻抗单元的耦接于对应的第二位线。
4.根据权利要求3所述的电阻式存储器,所述的第一位线与所述的第二位线位于不同的配线层。
5.根据权利要求3所述的电阻式存储器,所述的第一位线空间平行于所述的第二位线,所述的第一位线与所述的第二位线在垂直方向上的投影至少有一部分不重合。
6.根据权利要求2所述的电阻式存储器,相邻两个所述的电阻式存储记忆胞的所述第三可变阻抗单元均耦接于对应的所述第一开关单元或均耦接于对应的所述第二开关单元;或相邻两个所述的电阻式存储记忆胞的所述第三可变阻抗单元一个耦接于对应的所述第一开关单元,另一个耦接于对应的所述第二开关单元。
7.根据权利要求1-6任一项所述的电阻式存储器,所述的第一可变阻抗单元、第二可变阻抗单元与第三可变阻抗单元的材料可以相同或不同。
8.一种电阻式存储器的制备方法,其特征在于,
提供一基板;
于所述基板上沿一第一方向形成一栅极条状结构,其中所述栅极条状结构作为一字线,于所述基板上形成接触插塞,于所述接触插塞上形成源极线及中继接触层,从而形成第一开关与第二开关;
于所述中继接触层上形成底联结平台,于所述底联结平台上形成第一到第三可变阻抗单元;
第三可变阻抗单元形成在底联结平台上,位于第一可变阻抗单元与第二可变阻抗单元之间;
所述第三可变阻抗单元耦接于所述第一开关或所述第二开关;
所述第一至第三可变阻抗单元上形成顶电极接触插塞,于所述顶电极接触插塞上形成一第一位线和一第二位线。
9.一种电子设备,其特征在于,包括权利要求1-8任一项所述的电阻式存储器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门半导体工业技术研发有限公司,未经厦门半导体工业技术研发有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911348857.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的