[发明专利]3D NAND高长径比串和沟道

权利要求书

1.一种形成3D NAND存储器中的存储器单元堆叠的方法，所述方法包括：

在第一基板上形成第一层堆叠，其中所述第一层堆叠中的至少一个层具有50nm或更小的厚度；

在第二基板上形成第二层堆叠；

将所述第一层堆叠结合到所述第二层堆叠以形成结合的堆叠；以及

去除所述第一基板或所述第二基板。

2.根据权利要求1所述的方法，还包括：

在结合所述第一层堆叠和所述第二层堆叠之前，在所述第一层堆叠中蚀刻一个或多个孔。

3.根据权利要求2所述的方法，还包括：

在去除所述第二基板之后，在所述第二层堆叠中蚀刻一个或多个孔，其中所述第二层堆叠中的所述一个或多个孔中的至少一个延伸到所述第一层堆叠中的所述一个或多个孔中的对应孔中以形成相应的一个或多个延伸孔。

4.根据权利要求3所述的方法，还包括：

至少部分地用导电材料填充所述一个或多个延伸孔中的至少一个。

5.根据权利要求3所述的方法，还包括：

处理所述一个或多个延伸孔中的至少一个，其中所述处理包括形成存储器单元。

6.根据权利要求3所述的方法，还包括：

至少部分地用电介质填充所述一个或多个延伸孔中的至少一个。

7.根据权利要求2所述的方法，还包括：

至少部分地用导电材料填充所述第一层堆叠中的所述一个或多个孔中的至少一个。

8.根据权利要求7所述的方法，还包括：

在去除所述第二基板之后，在所述第二层堆叠中蚀刻一个或多个孔，其中所述第二层堆叠中的所述一个或多个孔中的至少一个与所述第一层堆叠中的所述一个或多个孔中的至少一个中的对应孔对准；以及

用所述导电材料填充所述第二层堆叠中的所述一个或多个孔中的至少一个，处理所述第二层堆叠中的所述一个或多个孔中的至少一个以用作存储器单元的堆叠，和/或用电介质填充所述第二层堆叠中的所述一个或多个孔中的至少一个。

9.根据权利要求2所述的方法，还包括：

处理所述第一层堆叠中的所述一个或多个孔中的至少一个，其中所述处理包括形成存储器单元。

10.根据权利要求2所述的方法，还包括：

至少部分地用电介质填充所述第一层堆叠中的所述一个或多个孔中的至少一个。

11.根据权利要求1所述的方法，还包括：

在将所述第一层堆叠与所述第二层堆叠结合之前：

在所述第一层堆叠中蚀刻一个或多个孔；以及

在所述第二层堆叠中蚀刻一个或多个孔。

12.根据权利要求6所述的方法，还包括：

在将所述第一层堆叠与所述第二层堆叠结合之前：

至少部分地用导电材料填充所述第二层堆叠中的所述一个或多个孔中的至少一个和所述第一层堆叠中的所述一个或多个孔中的至少一个。

13.根据权利要求1所述的方法，其中所述结合包括非粘性直接结合。

14.根据权利要求1所述的方法，其中所述第一层堆叠和/或所述第二层堆叠的至少一部分由氮化硅和氧化硅的交替的单个层形成。

15.根据权利要求14所述的方法，其中所述第一层堆叠和所述第二层堆叠各自包括16个或更多层，其中每个层包括一层氮化硅和一层氧化硅。

16.根据权利要求1所述的方法，其中所述第一层堆叠和所述第二层堆叠包括氧化硅和多晶硅的交替的单个层。