[发明专利]具有掩埋栅极结构的半导体器件及其制造方法

说明书

公开了一种用于改善栅极感应漏极泄漏的半导体器件及其制造方法，该半导体器件包括：衬底；第一掺杂区和第二掺杂区，二者被形成为被衬底中的沟槽彼此间隔开；在沟槽之上的第一栅极电介质层；在第一栅极电介质层之上的下栅极；在下栅极之上且宽度小于下栅极的上栅极；以及位于上栅极与第一栅极电介质层之间的第二栅极电介质层。

相关申请的交叉引用

本申请要求2019年6月17日提交的申请号为10-2019-0071525的韩国专利申请的优先权，其公开内容通过引用整体合并于此。

技术领域

示例性实施例涉及一种半导体器件，尤其涉及具有掩埋栅极结构的半导体器件及其制造方法。

背景技术

通常，金属栅电极可以应用于高性能晶体管。特别地，掩埋栅极型晶体管需要控制阈值电压以用于高性能操作。另外，栅极感应漏极泄漏(GIDL)特性极大地影响了掩埋栅极型晶体管的性能。

发明内容

本发明的示例性实施例针对一种半导体器件及其制造方法，所述半导体器件包括减少栅极感应漏极泄漏(GIDL)的新颖的晶体管结构。

根据本发明的实施例，一种半导体器件可以包括：衬底；第一掺杂区和第二掺杂区，二者被形成为被衬底中的沟槽彼此间隔开；在沟槽之上的第一栅极电介质层；在第一栅极电介质层之上的下栅极；在下栅极之上并且其宽度小于下栅极的上栅极；以及在上栅极与第一栅极电介质层之间的第二栅极电介质层。

根据本发明的实施例，一种用于制造半导体器件的方法可以包括：在衬底中形成沟槽；在沟槽之上形成第一栅极电介质层；在第一栅极电介质层之上形成下栅极；形成覆盖第一栅极电介质层的第二栅极电介质层；以及在第二栅极电介质层和下栅极之上形成上栅极。

通过以下结合附图的详细描述，本发明的这些以及其他特征和优点对于本发明领域的技术人员将变得显而易见。

附图说明

图1是示出根据本发明实施例的半导体器件的平面图。

图2A是示出沿图1所示的A-A’线截取的半导体器件的截面图。

图2B是示出沿图1所示的B-B’线截取的半导体器件的截面图。

图3是示出根据本发明实施例的半导体器件的截面图。

图4A至图4J是示出根据本发明实施例的形成半导体器件的方法的截面图。

图5是示出根据比较示例的由于氟引起的栅极电介质层的损坏的截面图。

图6A至图6D是示出用于形成半导体器件的另一方法的截面图。

图7A至图7D是示出用于形成半导体器件的又一方法的截面图。

图8A至图8D是示出用于形成半导体器件的又一方法的截面图。

图9是示出存储单元的截面图。

具体实施方式

本文所述的示例性实施例将参考作为本发明的理想示意图的截面图、平面图和框图来描述。因此，可以根据制造技术和/或公差来修改附图的结构。本发明的实施例不限于附图中所示的特定结构，而是可以包括根据制造工艺可以产生的结构的任何改变。因此，附图中示出的区域和区域的形状旨在示出所述元件的区域的特定结构，而不旨在限制本发明的范围。