[发明专利]具有掩埋栅极结构的半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

衬底；

第一掺杂区和第二掺杂区，二者被形成为被所述衬底中的沟槽彼此间隔开；

第一栅极电介质层，在所述沟槽之上；

下栅极，在所述第一栅极电介质层之上；

上栅极，在所述下栅极之上并且其宽度小于所述下栅极；和

第二栅极电介质层，在所述上栅极与所述第一栅极电介质层之间。

2.根据权利要求1所述的半导体器件，其中，所述第二栅极电介质层位于所述上栅极与所述第一掺杂区和第二掺杂区之间。

3.根据权利要求1所述的半导体器件，其中，所述第一栅极电介质层和所述第二栅极电介质层的总厚度大于所述第一栅极电介质层的厚度。

4.根据权利要求1所述的半导体器件，其中，所述第一栅极电介质层和所述第二栅极电介质层包括相同的材料。

5.根据权利要求1所述的半导体器件，其中，所述下栅极和所述上栅极包括相同的导电材料。

6.根据权利要求1所述的半导体器件，其中，所述上栅极包括低功函数的导电材料，并且所述下栅极包括低电阻的导电材料。

7.根据权利要求1所述的半导体器件，其中，所述下栅极和所述上栅极中的每个包括氮化钛。

8.根据权利要求1所述的半导体器件，其中，所述下栅极包括氮化钛与钨的层叠，并且所述上栅极包括N型多晶硅。

9.根据权利要求1所述的半导体器件，还包括在所述下栅极与所述上栅极之间的阻挡层。

10.根据权利要求9所述的半导体器件，其中，所述阻挡层包括氮化了所述下栅极的顶表面的氮化物。

11.根据权利要求1所述的半导体器件，还包括在所述下栅极下方的鳍区，其中所述鳍区的顶表面和侧壁表面被所述第一栅极电介质层覆盖。

12.根据权利要求1所述的半导体器件，还包括位于所述上栅极与所述第一掺杂区和第二掺杂区之间的偶极子感应材料。

13.根据权利要求12所述的半导体器件，其中，所述偶极子感应材料被包含在所述第二栅极电介质层中。

14.根据权利要求12所述的半导体器件，其中，所述偶极子感应材料位于所述第二栅极电介质层与所述第一栅极电介质层之间的界面处。

15.根据权利要求12所述的半导体器件，其中，所述偶极子感应材料包括减小所述上栅极的功函数值的材料。

16.根据权利要求12所述的半导体器件，其中，所述偶极子感应材料包括镧。

17.根据权利要求12所述的半导体器件，其中，所述第一栅极电介质层包括硅氧化物，并且所述第二栅极电介质层包括含有所述偶极子感应材料的硅氧化物。

18.根据权利要求12所述的半导体器件，其中，所述第一栅极电介质层包括第一硅氧化物，所述第二栅极电介质层包括第二硅氧化物，并且含有所述偶极子感应材料的硅氧化物位于所述第一硅氧化物与所述第二硅氧化物之间的界面处。

19.根据权利要求12所述的半导体器件，其中，所述第一栅极电介质层和所述第二栅极电介质层中的每一个包括硅氧化物，并且所述偶极子感应材料包括含镧的硅氧化物。

20.根据权利要求1所述的半导体器件，还包括：

与所述第一掺杂区耦接的位线；和

与所述第二掺杂区耦接的电容器。