[发明专利]一种利用栅隔离技术提高电路系统ESD防护性能的方法

说明书

本发明公开了一种利用栅隔离技术提高电路系统ESD防护性能的方法，属于集成电路的静电放电防护及抗浪涌领域。本发明可用于瞬态电压抑制或ESD保护器件，所述器件包括P衬底、N阱、P阱、第一N+注入区、第二N+注入区、第三N+注入区、第一P+注入区、第二P+注入区、第一多晶硅栅以及其覆盖的第一薄栅氧化层、第二多晶硅栅以及其覆盖的第二薄栅氧化层、第三多晶硅栅以及其覆盖的第三薄栅氧化层、第四多晶硅栅以及其覆盖的第四薄栅氧化层、第五多晶硅栅以及其覆盖的第五薄栅氧化层、第六多晶硅栅以及其覆盖的第六薄栅氧化层。本发明利用了栅隔离技术，提高维持电压，增强器件在ESD防护或抗浪涌过程中的抗闩锁性。

技术领域

本发明属于集成电路的静电放电防护及抗浪涌领域，涉及一种ESD防护或抗浪涌方法，具体涉及一种利用栅隔离技术提高电路系统ESD防护性能的方法。

背景技术

静电放电(ESD)或瞬态浪涌是日常生活中的常见现象，其不仅给生活带来了困扰也影响着科研活动和工业生产，近几年，由于航天、军事领域的特殊需求以及消费电子行业的飞速发展，各种微电子器件已越来越微型化，多功能、低功耗和高可靠性的需求日益提高。随着电路的集成度以及绝缘层越来越薄，互联导线的宽度与间距也越来越小，电路系统在满足综合需求的同时，对ESD或瞬态浪涌的抵抗能力也遭到了严重削弱。据统计，在造成集成电路(IC)损毁的因素中，ESD和瞬态浪涌因素占据比例高达37％。

为了降低ESD和瞬态浪涌事件对电子产品的经济损失，多种静电防护手段被广泛应用于电子产品的生产、运输、封装以及测试等环节。近30年来，多种片外瞬态电压抑制器(TVS)与片上ESD防护或抗浪涌结构的设计与研究正被不断改进与创新，在电子产品日益便携的需求下，IC的ESD和瞬态浪涌防护的重要性尤为突出。因此，研究电子产品尤其IC的ESD防护及抗浪涌能力，不仅具有重要的科研价值，还有利于减少国民经济损失，对促进科技进步与国家经济发展，具有十分重要的意义。

可控硅整流器(SCR)，因具有结构简单、快速导通、低寄生以及强鲁棒性等突出的优点，近年来已成为ESD防护或抗浪涌领域的研究热点。部分研究成果已被应用于工业实践中。然而：普通SCR由于具有触发电压高，维持电压低、易闩锁等缺点，在工业应用中受到较大约束，其电学特性超出了ESD防护或抗浪涌的设计窗口，降低了透明性，影响正常电路的工作性能，甚至可能导致电路损坏失效。为了降低SCR的触发电压，研究人员于2005年提出了改进型的LVTSCR，极大的降低了触发电压。但LVTSCR也还有一定的闩锁风险。因此，提高SCR的维持电压，降低闩锁风险，是当前研究SCR型ESD或浪涌防护技术的重点与难点。

发明内容

[技术问题]

针对ESD防护或抗浪涌中存在的弱透明性、低触发电压及易闩锁问题，。

[技术方案]

本发明提出了一种利用栅隔离技术提高电路系统ESD防护性能的方法，可以用于提高电路系统ESD防护性能。本发明利用了SCR结构的强ESD鲁棒性优点，通过引入栅隔离结构，提高维持电压，避免器件在ESD防护或抗浪涌过程中产生闩锁效应，可增强器件的单位面积ESD鲁棒性，有助于提高ESD防护或抗浪涌效率。

应用本发明的利用栅隔离技术提高电路系统ESD防护性能的方法构建的ESD防护器件包括SCR、GGNMOS、隔离栅结构和金属线，主要由P衬底、N阱、P阱、第一N+注入区、第二N+注入区、第三N+注入区、第一P+注入区、第二P+注入区、第一多晶硅栅以及其覆盖的第一薄栅氧化层、第二多晶硅栅以及其覆盖的第二薄栅氧化层、第三多晶硅栅以及其覆盖的第三薄栅氧化层、第四多晶硅栅以及其覆盖的第四薄栅氧化层、第五多晶硅栅以及其覆盖的第五薄栅氧化层、第六多晶硅栅以及其覆盖的第六薄栅氧化层构成；

其中，在P衬底上制备N阱和P阱，P衬底的左侧边缘与N阱的左侧边缘相连，N阱的右侧与P阱的左侧相连，P阱的右侧边缘与P衬底的右侧边缘相连；